第7章 组合逻辑电路.pptx

第七章组合逻辑电路主要内容通过本章节的学习可以达到：1、掌握组合逻辑电路的分析和设计方法，初步具有数字逻辑电路的设计和应用能力；2、能够理解加法器、编码器、译码器、数显电路、数据选择器和数据分配器等组合逻辑器件的工作原理，3、能够运用上述组合逻辑器件完成简单组合逻辑电路的设计。

教学导航7.1组合逻辑电路的分析7.3加法器第七章组合逻辑电路7.2组合逻辑电路的设计应用实例7.4编码器7.5译码器7.6数据选择器7.7数据分配器

7.1组合逻辑电路的分析7.1组合逻辑电路的分析所谓组合逻辑电路是指，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。如图7-1所示为组合逻辑电路系统图，该系统具有n个输入，m个输出。图7-1组合逻辑电路系统图

通过分析可以了解确定的组合逻辑电路的逻辑功能。组合逻辑电路的分析过程一般包含以下几个步骤：1）根据逻辑图从输入到输出逐级写出逻辑表达式；2）根据写出的逻辑表达式进行化简，得到最简“与或”表达式；3）根据最简“与或”表达式，写出真值表；4）根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。7.1组合逻辑电路的分析7.1组合逻辑电路的分析

例7-1试分析图5-31所示逻辑电路的逻辑功能。。图7-2例7-1逻辑电路解：根据逻辑图从输入到输出逐级写出逻辑表达式：根据写出的逻辑表达式进行化简，得到最简“与或”表达式：根据最简“与或”表达式，写出真值表如表7-1所示。7.1组合逻辑电路的分析7.1组合逻辑电路的分析

例7-2分析图7-3所示电路的逻辑功能。图7-3例7-2的组合逻辑电路解：根据逻辑图从输入到输出逐级写出逻辑表达式：根据写出的逻辑表达式进行化简，得到最简“与或”表达式：根据最简“与或”表达式，写出真值表如表7-2所示。7.1组合逻辑电路的分析7.1组合逻辑电路的分析

7.2组合逻辑电路的设计应用实例7.2组合逻辑电路的设计应用实例组合逻辑电路的设计是将命题规定的逻辑功能抽象和化简，从而得到满足要求的逻辑电路的过程，一般的设计步骤是：1）根据逻辑功能列出为真值表。2）根据真值表写出逻辑函数表达式或卡诺图，并化简成最简的“与或”表达式。3）由化简后的逻辑表达式，画出逻辑电路图。

例7-3某项目评审现场有四个评委A、B、C、D对项目Y进行评审投票，其中A是评审组长，他的裁定计2票，B、C、D三个评委每人只计1票，共计有5票。当某项目的赞成票数超过半数，即大于或等于3票时，项目Y评审通过，否则不通过。试用“与非”门设计满足要求的组合逻辑电路。解：（1）逻辑关系分析。输入量为A、B、C、D投赞成票时计为“1”，投反对票时计为“0”；项目评审通过，输出量记为“1”，不通过，记为“0”。（2）根据逻辑功能，写出真值表如表7-3所示。（3）由真值表写出逻辑函数表达式（4）用卡诺图进行化简如图7-4所示。图7-4例7-3的卡诺图化简7.2组合逻辑电路的设计应用实例7.2组合逻辑电路的设计应用实例

例7-3某项目评审现场有四个评委A、B、C、D对项目Y进行评审投票，其中A是评审组长，他的裁定计2票，B、C、D三个评委每人只计1票，共计有5票。当某项目的赞成票数超过半数，即大于或等于3票时，项目Y评审通过，否则不通过。试用“与非”门设计满足要求的组合逻辑电路。7.2组合逻辑电路的设计应用实例7.2组合逻辑电路的设计应用实例

例7-4旅客列车优先通行次序分为高铁、动车和特快。某站在同一时刻只能有一趟列车从车站开出，即只能给出一个开车信号，设计一个逻辑控制电路图满足上述逻辑要求。（2）根据逻辑功能要求，列出真值表如表7-4所示。7.2组合逻辑电路的设计应用实例7.2组合逻辑电路的设计应用实例

（3）由真值表写出逻辑表达式：（4）卡诺图化简7.2组合逻辑电路的设计应用实例7.2组合逻辑电路的设计应用实例

（3）由真值表写出逻辑表达式：（4）卡诺图化简（5）根据卡诺图化简得到逻辑表达式画出逻辑电路图。7.2组合逻辑电路的设计应用实例7.2组合逻辑电路的设计应用实例

7.3.1半加器7.3加法器加法器是用来实现二进制加法运算的电路，它是计算机中最基本运算单元。在运算电路中，最低位的两个数相加，不需要考虑进位的加法电路称为半加器。其余各位都有一个加数，一个被加数以及低位向本位的进位数，这种实现三个数相加的电路称为全加器。无论是半加器，还是全加器，运算结果都会产生