无线通信系统——FFT与信道译码VLSI设计 课件 第3章 基于单端口存储器的FFT处理器及VLSI结构.pptx

第3章基于单端口存储器的FFT处理器及VLSI结构;

3.1FFT处理器顶层架构设计;

为便于讨论，这里还定义k0=0。令表示数据索引，相应地在radix-2k信号流图中，FFT输入数据、计算结果以及每一级的操作数均按从上至下的方式利用数据索引依次编号。第m级运算的操作数构成了个radix-蝶形，第t+1个蝶形（）包含的数据索引构成向量

(3.2);

其中，表示为

同时，公式(3.2)中的数组Im定义为：

其中表示在范围内以为增量的整数序列。;

Radix-2k蝶形运算的实现方式有多种，除了直接根据信号流图布设加法器、乘法器并进行电路互联外，还可以基于多路延迟换向（multipathdelaycommutator,MDC）结构来实现，此时每个MDC结构独立执行radix-2k蝶形运算。MDC结构的输入与输出数据均为2路并行方式，当计算与bm.t相关的蝶形时，MDC结构输入数据对应的数据索引为

(3.4);

其中利用向量x的元素依次填充u×v维矩阵的每一列，产生一个u×v维的矩阵。的第一行和第二行分别描述了MDC结构上支路和下支路的输入数据顺序。MDC结构输出数据对应的数据索引为：

(3.5)

类似地，的第一行和第二行表示上支路和下支路的输出数据次序。;

基于存储器的radix-2kFFT处理器顶层设计方案如图3.1所示，主要由处理单元、数据访问单元、数据缓存单元、数据次序变换单元以及输入输出转换单元五部分构成，其中数据访问单元和数据次序变换单元作为桥梁控制数据读写，用于连通FFT处理器的处理单元与数据缓存单元。;

;

图3.2以为例给出了处理单元的底层详细硬件结构，除了执行蝶形运算的MDC结构外，在处理单元数据输出侧还排列了一组复数乘法器，用于对蝶形运算结果进行旋转因子加权。;

;

FFT处理器的数据调度流程如图3.3所示。;

3.2FFT处理器数据访问方案设计

与CPU中算术逻辑单元与数据缓存的关系类似，在基于存储器的FFT处理器中，对处理单元于数据缓存单元之间的数据存取操作进行冲突消解，是保证FFT处理器高吞吐量运行的关键。图3.4以并行度为4的32点radix-22FFT计算为例，展示了不同数据访问方案下的计算流程，其中灰色格点表示数据访问存在冲突。;

;

3.2.1输入数据缓存方案

输入数据首先通过输入输出转换单元将q路并行转换为pc路并行，然后以pc路并行的方式写入数据缓存单元，其数据次序可以表示为

(3.6)

;

;

3.2.2中间计算结果存取方案

对于第m级（）的蝶形运算，处理单元每次会从数据缓存单元读取pc个数据，这些数据分属于pc/2个radix-蝶形，并依托处理单元内的pc/2个MDC运算结构分别进行处理。用分别表示同时处理的pc/2个radix-蝶形对应的数据索引向量，其中t属于数组

(3.9)

;

;

公式(3.7)既描述了输入数据的缓存方法，同时也是FFT第1级操作数的缓存方法。对于第m级（）的蝶形计算，其操作数缓存方式为

(3.15)

值得注意的是，这里第2级至第M-1级蝶形运算操作数的缓存方式，实际也是第1级至第M-2级蝶形运算计算结果的缓存方式。;

基于(3.15)的数据存储方式，可以满足第1级至第M-2级计算过程中的数据无冲突访问，具体总结如下：

定理3.1：若第m级（）的数据读取和数据写入次序分别为