芯粒互联接口规范 第1部分：总则 征求意见稿.docx

1

GB/TXXXXX.1—XXXX

芯粒互联接口规范第1部分：总则

1范围

本文件为芯粒互联接口规范的“第1部分：总则”，定义了芯粒互联接口规范的术语和缩略语，对规范适用的应用场景和封装类型、总体分层框架、以及协议层、数据链路层、物理层的功能进行概要说明。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其必威体育精装版版本（包括所有的修改单）适用于本文件。

GB/T9178集成电路术语

GB/T14113半导体集成电路封装术语

3术语和定义

GB/T9178和GB/T14113界定的以及下列术语和定义适用于本文件。

3.1

裸芯片die

完成了集成电路制备的晶圆通过划片得到的未封装的独立集成电路芯片。

3.2

芯粒chiplet

具有系统的部分功能且通过封装内的高带宽互联接口或模拟接口与系统其它部分连接的裸芯片或集成的裸芯片，通常具有一定的可复用性。多个芯粒通过高带宽互联集成为一个集成电路系统。

3.3

2D封装2Dpackage

2D封装指传统基板类倒装芯片（FlipChip）封装。

3.4

2.5D封装2.5Dpackage

2.5D封装主要包括：扇出（Fanout）型有机中介层封装，无机中介层（Interposer）封装，以及嵌入式桥（Bridge）类封装等先进封装形式。

3.5

互连interconnect

两个芯粒间的物理上的连接线路。

2

GB/TXXXXX.1—XXXX

3.6

互联intercomunication

互联是指在两个芯粒间的物理连接的基础上，使用通信协议协调调度两端实现互连互通。

3.7

主方master

互联接口控制流发起方。

3.8

从方slave

互联接口控制流接收方。

3.9

报文packet

协议适配器层生成的数据单元。

3.10

数据块flowcontrolunit（flit）数据链路层传输的基本数据单元。

3.11

发射数据通路transmitterlane

发送方向共享相同差分时钟的物理层（PHY）数据输入/输出端口(IO)集合。

3.12

接收数据通路receiverlane

接收方向共享相同差分时钟的物理层（PHY）数据输入/输出端口(IO)集合。

3.13

边带通路sideband

配合数据通路，传输控制信号的通路。

3.14

通路组macro

多个通路组成的集合单元，且共享同一组边带通路。

3.15

链路link

共享统一数据链路层管理的链路单元。

3

GB/TXXXXX.1—XXXX

3.16

凸块bump

封装中用于连接芯片和中介层或基板的物理结构，通常是由焊料和金属构成。

3.17

凸块中心距bumppitch

凸块中心点与相邻凸块中心点的距离。

3.18

凸块样式bumppattern

符合某种规律排布的多个凸块的分布图形样式。

3.19

凸块布局bumpmap

芯片凸块的布局图，展示各个凸块对应的管脚信息及其位置。

3.20

倒装芯片flipchip

倒装芯片是在芯片上电镀凸块，然后将芯片翻转过来使凸块与基板相连结的封装技术。

3.21

扇出fanout

基于再布线层技术使芯片管脚重新分布，且以新管脚为界的阵列面积大于原芯片面积的一种半导体制造技术。

3.22

中介层interposer

一种封装中承载连接的物理结构，介于芯片和基板之间。

3.23

错位样式staggerpattern

在多个相同物理结构体（如凸块，焊盘，焊球，管脚，过孔等）所构成的阵列排布中，各物理结构体隔行或隔列错开排布的一种图形样式。

3.24

对齐样式inlinepattern

在多个相同物理结构体（如凸块，焊盘，焊球，管脚，过孔等）所构成的阵列排布中，各物理结构体行列对齐排布的一种图形样式。

4

GB/TXXXXX.1—XXXX

4缩略语

下列缩略语适用于本规范。

AC：交流（AlternatingCurrent）

ACE：AXI一致性扩展（AXICoherencyExtensions）ARQ：自动重复请求(AutomaticRepeatRequest)

AXI：高级可扩展接口（AdvancedExtensibleInterface）BER：误码率(BitErrorRatio)

BGA：焊球阵列(Ball-GridArray)

BIST：内建自测试（Built-inSelf-Test）

CDM：带电器件模型（ChargedDeviceModel）

CHI：一致性互连中枢接口(Coheren