《电子技术基础》课件_第8章.pptVIP

当信号从CPA输入，从Q0输出时，构成一个二分频电路，实现1位二进制计数器;当信号从CPB输入，从Q3输出时，构成一个五分频电路，实现五进制计数器;当信号从CPA输入，并将CPB与Q0连接，从Q0、Q1、Q2、Q3输出时，就构成一个8421BCD码的十进制计数器，故集成异步计数器74LS290也称为异步二—五—十进制计数器，其功能见表8.14。此计数器的工作原理如下:(1)异步清零。当S9(1)·S9(2)=0，并且R0(1)=R0(2)=1时，计数器异步清零。(2)异步置9。当S9(1)=S9(2)=1时，计数器置9，此时Q3Q2Q1Q0=1001，此项功能是不需要CP配合的异步操作。(3)计数。当S9(1)·S9(2)=1和R0(1)·R0(2)=0同时满足时，在CP下降沿可以进行计数。若从CPA输入脉冲，则Q0端可以实现二进制计数;若在CPB端输入脉冲，则Q3Q2Q1从000到100计数，构成五进制计数器;若将CPB与Q0连接，从CPA输入脉冲，则Q3Q2Q1Q0从0000到1001计数，从而实现8421BCD十进制计数功能。3.3任意进制计数器通常的集成计数器只有二进制和十进制计数器两大系列，实际工作中往往要用到其他各类进制的计数器，如七进制、十二进制、六十进制和一百进制等。一般将二进制和十进制以外的进制称为任意进制。实现任意进制的一般做法是将二进制或十进制的计数器改成任意进制计数器，采用的方法是反馈归零或反馈置数法。若要实现任意进制计数器，首先要选择二进制或十进制集成芯片。假设已选N进制计数器，而需要得到的是M进制计数器。此时，就有MN或MN两种可能的情况，下面就这两种情况进行讨论。1.MN的情况在N进制计数器的顺序计数过程中,通过跳跃NM个状态,就可以得到M进制计数器。实现跳跃的方法有两种,分别是置零和置数两种方法,如图8.33所示。置零法的工作原理是:原计数器的进制为N进制,当它从全零态S0开始计数并接收了M个时钟脉冲后,电路就进入了SM状态。此时,如果SM状态能够译码出一个置零信号并反馈到计数器的异步置零输入端,则计数器立刻返回到S0状态,这样就实现了跳跃NM个状态,得到了M进制计数器。由于电路一进入SM状态后立即被置成零态S0,所以SM状态仅仅在极短的瞬间出现,不是一个稳定的状态,因此,在稳定的状态循环中不应该包括SM状态,所以M进制计数器的状态转换图中有效的只有S0~SM-1,满足M进制计数器计数的规律。置数法的工作原理是:它通过给计数器重复输入某个数值的方法来跳跃NM个状态,从而得到M进制计数器。置数操作可以在电路的任何一个状态进行,这种方法适合于有预置数的计数器电路。2.MN的情况当MN时,必须要用到多个芯片进行组合,才能构成M进制计数器。各芯片之间的连接方式分为串行进位方式、并行进位方式、整体置零和整体置数方式等几种。

第四节同步时序逻辑电路的设计方法本章第一节给出了同步时序逻辑电路的分析方法。同步时序逻辑电路的设计与分析是相反的过程,是已知逻辑功能(给定的逻辑要求),通过设计,得到满足逻辑要求的时序逻辑电路。本节主要讨论同步时序逻辑电路的设计方法。同步时序逻辑电路的设计步骤如下:(1)设定状态图。根据设计要求,确定原始状态转换图,若电路设计需要N个状态,则根据2n-1N≤2n来确定所需触发器的个数n,并得出状态转换图。(2)确定触发器类型。(3)画出状态卡诺图。(4)求出状态方程和输出方程。(5)检查能否自启动。(6)写出驱动方程。(7)画出逻辑图。时序逻辑电路在数字电路中占有十分重要的地位，本章主要是对时序逻辑电路的逻辑功能及其描述方法、电路结构、分析方法及其设计方法作了简单的介绍，最后通过介绍几种典型的时序逻辑电路，即计数器、寄存器、移位寄存器、顺序脉冲发生器等，总结了时序逻辑电路在未来的应用方向。教学内容:(1)同步时序逻辑电路的分析方法。(2)寄存器、计数器。(3)同步时序逻辑电路的设计方法。学习目标:(1)掌握同步时序逻辑电路的分析方法。(2)掌握二进制计数器和十进制计数器的工作原理及常用集成计数器的逻辑功能与使用方法。(3)理解寄存器和移位寄存器的逻辑功能与使用方法，了解利用移位寄存器组成顺序脉冲电路的方法。(4)借助集成电路手册，能正确使用集成计数器和移位寄存器，完成中等时序逻辑电路的设计、组装和调试。

第一节同步时序逻辑电路的分析方法时序逻辑电路根据时钟不同可分为同步时序逻辑电路和异步时序逻辑电路。(1)同步时序逻辑电路:各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉