寄存器和计数器.ppt

根据图19.15所示的逻辑图，可分别写出时钟方程、驱动方程和状态方程。01时钟方程：02CP0=CP，CP1=Qn0，CP2=Qn1，CP3=Qn203驱动方程：04J0=K0=1，J1=K1=1，J2=K2=1，J3=K3=105状态方程：0612由状态转换图可画出各触发器输出端的状态转换波形图，如图19.17所示。图19.16四位异步二进制加法计数器状态转换图12状态转换图如图19.16所示。驱动方程：4J0=K0=1，J1=K1=1，J2=K2=1，J3=K3=15根据图19.18所示的逻辑图，可分别写出时钟方程、驱动方程和状态方程。1时钟方程：2CP0=CP，CP1=Qn0，CP2=Qn1，CP3=Qn23状态方程:状态转换图如图19.22所示。由图19.22可画出各触发器输入端和输出端波形图，如图19.23所示。壹贰图19.24所示为集成四位同步二进制加法计数器74LS161的芯片引脚图。它具有二进制加法器功能，还具有异步置0端(RD)、预置数控制端(LD)和保持功能。图中的D0、D1、D2和D3为并行数据输入端，Q3、Q2、Q1和Q0为输出端，CO为进位输出端，CTP和CTT为计数控制端。04四位同步二进制加法计数器034任意进制计数器的构成方法014.1中规模集成电路计数器0274LS161的功能如表19.6所示(“↑”表示上升沿)。04CTP和CTT为计数控制端，当CTP=0，CTT=×时，计数器处于保持状态；当CTP=×，CTT=0时，计数器处于保持状态，同时使进位输出CO=0。05各端子的功能如下：01LD为同步并行预置数控制端，当LD=0，RD=1时，在输入时钟脉冲CP的作用下，并行数据输入到计数器中，Q3Q2Q1Q0=D0D1D2D3。当LD=1，RD=1，CTP=CTT=1时，在时钟脉冲的作用下计数器进行二进制加法计数。03RD为异步置0端，当RD=0时，无论有无脉冲CP和其他信号，计数器输出端为0，即Q3Q2Q1Q0=0000。02图19.25所示为四位同步二进制可逆计数器74LS191的芯片引脚图，其逻辑功能表如表19.7所示(“↑”表示上升沿)。2.同步二进制可逆计数器M为加、减计数控制端，M=0为加法计数，M=1为减法计数；S为工作控制端，S=0时，74LS191可以工作，反之不能；LD为预置数据控制端，当LD=0时，将输入数据由D0～D3端并行输入到计数器，使输出端Q3Q2Q1Q0=D0D1D2D3。功能表说明如下:**第19章寄存器和计数器19.1寄存器19.2同步计数器19.3异步计数器19.4任意进制计数器的构成方法1寄存器011.1数码寄存器02数码寄存器是用于存放二进制代码的电路。图19.1所示是利用触发器的记忆功能构成的寄存器，它是由四个D触发器(F0～F3)组成的，有D0～D3四个数据输入端，Q0～Q3四个输出端。CP为脉冲输入端，RD为各触发器的清零端，低电平有效。03当RD=0时，触发器F0～F3同时被置0；寄存器工作时，RD=1。要存放二进制代码时，将数据放到数据输入端D0～D3处，在CP脉冲的作用下，输入到F0～F3四个D触发器中，寄存器的输出端为Q3Q2Q1Q0=D3D2D1D0。在CP=0，RD=1时，寄存器中存放的数据保持不变，即F0～F3的状态保持不变。从图19.1中不难看出，这种寄存器在接收数据时，各位数据是同时输入的，输出数据也是同时进行的，故称为并行输入输出数码寄存器，其常用型号有74LS175和CC4076。寄存器的工作原理如下：移位寄存器不仅能储存代码，而且还具有移位功能。移位功能是指存储在寄存器里的二进制代码能在时钟脉冲的作用下依次左移或右移一位。移位存储器可用来实现数据的串—并行转换等。1移位寄存器的输入、输出分串行和并行两种。串行输入方式是指在CP脉冲的作用下，将数据从寄存器的最低位逐位输入到各寄存器中；并行输入方式是指在CP脉冲的作用下，各位数据同时输入到各寄存器中。串行输出方式是指在CP脉冲的作用下，数据从寄存器的最高位逐位输出；并行输出方式是指在CP脉冲的作用下，寄存器中各触发器同时对外输出数据。移位寄存器又分单向移位寄存器和双向移位寄存器。219.1.2移位寄存器存器，试画出四位右移寄存器的电路、状态表和工作波形图。02【例19.1】有一组串行数据1011，依次送入四位右移寄01同理，用D触发器也可以组成左移寄存器，这里不再叙述。04解根据题意画出如图19.3所示的电路图和波形图