微处理器结构及基本工作原理.pptVIP

地址锁存器存储器I/O芯片VCC数据收发器MN/MXRDCLKWRREADYM/IORESETALETESTBHEA16~A19AD0~AD15HLDA.HOLD.8086INTA.INTRDENNMIDT/RBHE时钟发生器8282锁存器与8086的连接8282的DI7～DI0接CPU的AD7～AD0OE为输出允许信号，当OE为低电平时，8282的输出信号DO7～DO0有效；而当OE为高电平时，DO7～DO0变为高阻抗。8282的选通信号输入端STB和CPU的ALE端相连8282的输出DO7～DO0就是系统地址总线的低8位在带DMA控制器的8086单处理器系统中，将OE接地即可。最小模式8286与8086的连接最小模式8286与8086的连接当一个系统中所含的外设较多时，数据总线上需要有发送器和接收器来增加驱动能力。发送器和接收器简称为收发器，也称为总线驱动器8088系统，只用一片8286就可构成数据总线收发器，而8086系统中，则要用两片8286。8286具有两组对称的数据引线，A7～A0为输入数据线，B7～B0为输出数据线收发器中数据可双向传输引脚信号T控制数据传输方向。当T=1时，就使A7～A0为输入线，B7～B0为输出线；当T=0时，则使B7～B0为输入线。T和CPU的DT/R相连，DT/R为数据收发控制信号。OE是输出允许信号，此信号决定了是否允许数据通过8286。在8086/8088系统中，OE端和CPU的DEN端相连。当系统中CPU以外的总线主控部件对总线有请求，并且得到CPU允许时，CPU的DEN和DT/R端呈现高阻状态，从而使8286各输出端也成为高阻状态。GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)A15A16/S3A17/S4A18/S5A19/S6SS0MN/MXRDREADYRESETHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LCCK)IO/M(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TEST1234567891011201213141516171819403938373635343332313029272625218088微处理器28242322(1)AD7~AD0数据总线为8条。(2)M/IO管脚定义相反。(3)BHE改为SS0。8086系统中存储器的结构8088系统中存储器的结构4.存储器组织4.18086系统中存储器的结构存储地址相当于房间号码，而其中存储的数据才是我们要存取的具体内容。右图所示的存储单元地址为：12356H该单元中存储的数据为：25H25H36H00000HFFFFFH12356H程序中的表示形式为：[12356H]=25H如果存放的是字，则其表示形式为：[12356H]=3625H注意：字的高位存放在大地址单元，低位存放在小地址单元。程序中说明是字数据还是字节数据。4.18086系统中存储器的结构25H36H00000HFFFFFH12356H512K×8位奇地址存储体（A0=1）512K×8位偶地址存储体（A0=0）1587000000H00000H00000H00000HFFFFEH00001H00003H00005H00007HFFFFFH字节交叉编址4.18086系统中存储器的结构CSA1~A19高位（奇数）库512K×8D0~D7CSA1~A19低位（偶数）库512K×8D0~D7A1~A19A0BHED8~D15D0~D7第二章8086/8088微处理器及其结构8086/8088内部结构存储