四讲版图设计方法.pptx

第四讲

ASIC的版图设计方法韩雁2011年3月

2025/3/3浙大微电子2/38集成电路实现方法可归纳为两大类:版图设计法（本讲介绍）全定制设计半定制设计现场可编程器件法（下讲介绍）ROM、PROM、EPROM、EEPROM系列PAL、GAL系列CPLD、FPGA系列

2025/3/3浙大微电子3/38一、全定制设计方法

Full-CustomDesignApproach以人工设计为主计算机作为绘图与规则检查工具起辅助作用元器件,最佳尺寸（性能、驱动力、面积）拓扑结构,要有最合理的布局（面积）连线,要寻找到最短路径（延时）全定制设计IC的特点设计成本高（人工慢、上市时间长）制造成本低（面积小）性能好（连线短）

2025/3/3浙大微电子4/38全定制设计适应对象产量浩大的通用集成电路从成本与性能考虑模拟、功率集成电路因其复杂而无规则的电路形式（相对于数字电路而言）数字电路中最底层的单元器件（如标准逻辑单元、I/O单元）因性能和面积的要求简单、规模较小而又有一定批量的专用电路在设计者力所能及的情况下(时间与正确性的把握)

2025/3/3浙大微电子5/3864路PDP显示扫描驱动芯片

洪慧博士生（2002.9-2007.9）

2025/3/3浙大微电子6/3818bit音频ADC版图马绍宇博士生（2003.9-2008.10）

2025/3/3浙大微电子7/3818bit音频DAC版图

黄小伟博士生（2003.9-2009.3）

2025/3/3浙大微电子8/382.4GHzPLL（锁相环）版图

周海峰博士生（2004.9-2010.1）

2025/3/3浙大微电子9/38700V高压PWM芯片(3umBCD)

梁剑硕士生（1998.9-2001.3）

2025/3/3浙大微电子10/38锂离子电池保护器(0.6umCMOS)

由3人共同完成

2025/3/3浙大微电子11/38光电图像传感器(0.6umCMOS)

周鑫硕士生（2001.9-2004.3）

2025/3/3浙大微电子12/38漏电保护器ASIC芯片(0.5um)

付文、范镇淇硕士生（2006-2011）

2025/3/3浙大微电子13/38优化设计（2.2→0.72mm2）工艺改进（0.6um–0.5um）管子宽长比的优化（最小尺寸）算法的优化（计数器的复用）逻辑单元的优化（DFF从22只管子→16只管子）1.8mm1.2mm0.9mm0.8mm增加了三项功能1、有无延时可选2、延时类型可选3、ESD保护4、抗空间辐照

2025/3/3浙大微电子14/38“浙大绿芯1号”ZDLX-1节能芯片

彭成硕士生（2008.9-2011.3）0.73mm*0.62mm，面积为0.453mm2

2025/3/3浙大微电子15/38应用电路的设计

2025/3/3浙大微电子16/38高压荧光灯驱动电路(650V)

刘剑硕士生（2001.9-2004.3）

2025/3/3浙大微电子17/38电子镇流器驱动电路（600V）

姚云龙硕士生（2000.9-2003.3）

2025/3/3浙大微电子18/38功率因数调整器（Bipolar）

詹桦硕士生（2000.9-2003.3）

2025/3/3浙大微电子19/38电子钟电路（铝栅工艺）

2025/3/3浙大微电子20/38通信链路保护芯片(双向SCR)

王泽硕士生（2003.9-2006.3）

2025/3/3浙大微电子21/38Beingtapeouted(MPW)

2025/3/3浙大微电子22/3865nm高精度ΣΔADC

王昊博士生（2010.9-）

2025/3/3浙大微电子23/3865nm高精度ΣΔDAC

梁国、廖璐硕士生（2009/2010-）

2025/3/3浙大微电子24/3865nm6GHz小数分频PLL

梁筱、杨伟伟硕士生（2009.9）

2025/3/3浙大微电子25/38二、半定制设计方法（标准单元法）

Semi-CustomDesignApproach标准单元法也叫多元胞法(Polycell)、库单元法先将IC设计中可能会遇到的所有基本逻辑单元(包括I/O单元)的版图用全定制的方法设计好后存入库中按照最佳设计原则遵照一定的外形尺寸约束在实际设计ASIC时只需从单元库中调出所要的单元版图按照一定的拼接规则拼接留出平行且宽度可调的布线通道（水平与垂直走线分层）

2025/3/3浙大微电子26/38标准单元法中“等高不等宽”原则基本逻辑单元的逻辑功能不同,其版图面积也不同单元版图设计必须满足一个约束条件在某一个方向上它们