第4章_组合逻辑电路.pptx

;

;

;组合逻辑电路是指电路在任一时刻的电路输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无关。组合电路没有记忆功能，这是组合电路在逻辑功能上的共同特点。

组合逻辑电路在电路结构上要具备以下两点：

1.输出、输入电路之间没有反馈延迟通路。即信号只有从输入到输出的单向传输，没有从输出到输入的反馈回路。

2.电路中不包含有存储单元，全部由门电路组成，例如触发器等。这也是组合逻辑电路结构的共同特点。;

;

;(1)由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P;

;(2)列真值表;

;

;

;

;

;

;例4.2.5用与非门实现的逻辑图;例4.2.6试设计一个码变换器，将十进制的4位二进制码(8421BCD)转换成典型格雷码。;

;需要指出的是，G2的卡诺图画的不是大圈，画大圈得到的是G2=B3+B2将更简单。但是这更简单的逻辑表达式要多用一种或门器件，而G1、G0都是用异或门，故采用异或门就减少了器件种类。这就更切合工程中的实际应用情况。;

;只能进行本位加数、被加数的加法运算而不考虑相邻低位进位的逻辑部件叫做半加器；能同时进行本位加数、被加数和相邻低位的进位信号的加法运算的逻辑部件称为全加器。;与非门构成的半加器;

;全加器;4.3.2多位加法器;2.超前进位加法器;若Ai=Bi=1，则AiBi=1，得Ci=1，即产生进位。所以我们定义Gi=AiBi，Gi称为产生变量。

若，则AiBi=0，得Ci=Ci-1，即能够将低位的进位信号传送到高位的进位输出端而不要等待。所以我们定义，Pi称为传输变量。

Gi和Pi都只与被加数Ai和加数Bi有关,与进位信号无关。

;

;

;

;74LSl82的引出端信号分别是：进位输入端Cn，进位产生输入端～，进位传输输入端～，进位输出端Cn+x、Cn+y、Cn+z，进位产生输出端，进位传输输出端。和可以用于实现多个超前进位产生器连接。;

;

;

;

;用4位二进制数加法器74HC283完成这个加法运算时，加法器输出的是4位二进制数表示的和，而不是BCD码。因此，必须想办法将4位二进制数表示的和转换成8421BCD码。将真值表中0～19的二进制数和用8421BCD码表示的数进行比较发现，当和数小于1001(9)时，二进制码与8421BCD码相同；当和数大于1001(9)时以后的十组代码，8421BCD的最高位D10为1，而D3D2D1D0与和数小于1001(9)时的代码是相同的，但是都比表左边对应的二进制代码小0110(6)。故只要在二进制码上加0110(6)就可以把二进制码转换为8421BCD码，同时产生进位输出。这一转换可以由一个修正电路来完成。;用一片74HC283加法器进行求和运算，用门电路产生修正信号，一片74HC283实现加6修正，即得一位8421BCD码加法器，进位输出可以用修正信号C，也可以用第２片的C3端作为进位输出端。如右图所示。;4.4.1二进制编码器

4.4.2二－十进制编码器

4.4.3优先编码器;4.4.1二进制编码器;解：(1)分析设计要求，列出功能真值表。;(2)根据真值表写出逻辑函数表达式。由编码真值表可知，在8个输入编码信号中，同一时刻只能对一个请求编码的信号进行编码。否则，输出二进制代码会发生混乱，这也就是说，这I0、I1、I2、…，I７8个信号是相互排斥的。因此，输出函数就是其值为1对应输入变量（指请求编码信号取值为1的便利）进行逻辑加，即：;

;

;与非门组成的8线-3线二进制编码器;输入有10个数码，要求有10种状态，而3位二进制代码只有8种状态，显然需要用4位(2410，取n=4)二进制代码。这种编码器又称为10线-4线编码器。;

;

;(2)列功能真值表

设S0～S9没有一个被按下，则ABCD=0000，GS=0；S0～S9中有一个被按下，GS=1。;

;I7～I0为编码输入端，优先顺序为I7→I0，即I7的优先级最高，然后是I6、I5、…、I0，低电平有效。A2～A0为编码输出端，也是低电平有效。即反码输出。另外。EI为使能输入端，GS为优先编码工作标志，都是低电平有效。EO为使能输出

端，高电平有效。;

;

;

;两片74148实现的16线—4线优先编码器;8421BCD