电工电子技术基础（第4版）课件：时序逻辑电路.pptx

时序逻辑电路

第一节触发器

第二节计数器

第三节寄存器

第一节触发器

一、基本RS触发器

基本RS触发器又称为RS锁存器，在各种触发器中，它的结构最简单，却是各种复杂结构触发器的基本组成部分。

1．与非门组成的基本2R触发器

(1)电路组成

图8-1基本RS触发器

(2)．逻辑功能分析

在基本RS触发器中，触发器的输出不仅由触发信号来决定，而且当触发信号消失后，电路能依靠自身的正反馈作用，将输出状态保持下去，即具备记忆功能。

=

=0或Q=0、

=

1）当==1时，电路有两个稳定状态：Q=1、=0或Q=0、=1，我们把前者称为1状态或置位状态，把后者称为0状态或复位状态。

2）当=1、=0时，Q=1，=0，触发器被置成1状态。

3）当=0、=1时，=1，Q=0，触发器被置成0状态。

4）当=0、=0时，Q==1，这是一种未定义的状态，既不是1状态，也不是0状态，这种状态是不稳定的，我们称之为不定状态。

分析１

分析3

分析４

分析2

1

0

0

1

1

1

1

0

0

1

1

1

结论

1

1

Qn

1

0

0

0

1

1

1

0

0

0

1

1

结论

1

0

0

０

0

0

１

1

１

０

0

0

１

1

1

结论

０

１

１

０

１

１

０

1

１

结论

０

０

不定

（3）逻辑功能的描述触发器在接收触发信号之前的原稳定状态称为初态，用Qn表示；触发器在接收触发信号之后建立的新稳定状态叫做次态，用Qn+1表示。触发器的次态Qn+1是由触发信号和初态Qn的取值情况所决定的。

1）状态转换特性表含有状态变量的真值表叫做触发器的特性表。基本RS触发器的特性表如表8-1所示。表8-2为简化的特性表。

表8-1基本RS触发器状态转换特性表

表8-2简化的RS触发器特性表表

Qn+1

11

10

01

00

Qn

1

0

不定

2）时序图（又称波形图）时序图是以波形图的方式来描述触发器的逻辑功能的。在图8-1a所示电路中，假设触发器的初始状态为Q=0、=1，触发信号的波形已知，则根据上述逻辑关系可以画出Q和的波形，如图8-2所示。

图8-2时序波形图

注：不讲波形画的过程

基本RS触发器除了可用上述与非门组成外，也可以利用两个或非门来组成，其逻辑图和逻辑符号如图8-3所示。

图8-3或非门组成的基本RS触发器

a）逻辑图b）逻辑符号

2．或非门组成的基本RS触发器

在这种基本RS触发器中，触发输入端R、S在没有加触发信号时应处于低电平状态，当加有触发信号时为高电平（称为高电平有效）。其特性表见表8-3、时序图如图8-4所示。

图8-4或非门构成的RS触发器时序图

表8-3或非门构成的RS触发器

特性表

RS

Qn+1

00

01

10

11

Qn

1

0

不定

二、同步RS触发器和D锁存器

1．同步RS触发器

（1）电路组成同步RS触发器是同步触发器中最简单的一种，其逻辑图和逻辑符号如图8-5所示。CP是时钟脉冲信号，高电平有效，即CP为高电平时，输出状态可以改变，CP为低电平时，触发器保持原状态不变。Q和是互补输出端。

图8-5同步RS触发器

a）逻辑图b）逻辑符号

（2）功能分析

1）当CP=0时，触发器保持原状态不变。

2）当CP=1时，触发器将按基本RS触发器的规律发生变化。此时，同步RS触发器的状态转换特性表与表8-3相同。

（3）初始状态的预置

在实际应用中，有时需要在时钟脉冲CP到来之前，预先将触发器设置成某种状态，为此，在同步RS触发器电路中设置了直接置位端和直接复位端。其工作情况可用图8-6的波形图来描述。

图8-6同步RS触发器时序波形图

2．同步D触发器

同步D触发器又称为D锁存器，其逻辑图和逻辑符号如图8-7所示。

图8-7同步D触发器

a）逻辑图b