用Model技术公司的ModelSim做分析设计.pptVIP

Main窗口:启动窗口*COM)vsimlibrary_nametop_level_design_unit用于选择要加载的设计选择:时间分辨率Supportsmultipliersof1,10,and100eachtimescale.包含顶级设计单元的库顶级设计单元Entity/Architecture对构造模块DesignMenu-LoadNewDesign建立库(UI)*选择anewlibraryonly和输入库名这个命令在局部目录建立一个库子目录vliblpm_sim映射逻辑库名*必须映射一个逻辑库名到库路径(定位)在库路径里的文件必须已经被编译支持相对的,绝对的,和软件路径名需要库在工作目录里没有定位用vmap命令0103022?映射逻辑库名*语法:vmaplogical_namedirectory_pathUI)从主菜单: Design-BrowseLibraries Design-CreateaNewLibraryCmd)从主体的记录窗口: ModelSimvmapmy_workc:/my_design/my_lib映射现有的库(UI)*选择amaptoanexistinglibrary和输入库名01浏览库目录02用这个命令可映射一个设计单元已经预编译的库目录03vmaplpm_simc:/Quartus/library/lpm04映射现有的库(UI)*选择anewlibraryandalogicalmappingtoita输入库名这个命令在局部目录建立一个库目录然后为它设立映射vlibmy_libvmapmy_libmy_lib映射库(UI)*用Add按钮建立一个新的库和映射其他的库命令*从指定的库中删除一个完整的库或者一个设计单元UI)Design-LibraryBrowser(删除库或者映射)UI)Design-ViewLibraryContents(删除设计单元)Cmd)vdel-liblibrary_namedesign_unitvdel01显示指定库的内容UI)Design-ViewLibraryContentsCmd)vdir-liblibrary_namevdir023?编译源代码(VHDL)*UI)Design-CompileCmd)vcom-worklibrary_namefile1.vhdfile2.vhd文件按出现的顺序被编译Compilationorder/dependencies(nextslide)‘87VHDL是缺省的UI)用DefaultOptions按钮设为‘93Cmd)用-93选项(必须是第一个参数)缺省编译到工作库例如.Vcom-93my_design.vhd注意:当库中涉及的设计单元被改变时设计单元必须重新分析。VHDLDesignUnitsDependenciesEntitybeforeArchitecturePackageDeclarationbeforePackageBodyDesignunitsmustcompiledbeforebeingreferencedPackagesbeforeEntity/ArchitecturesusingthemEntities/ConfigurationsbeforeArchitecturesreferencingthemConfigurationsarecompiledlast3?编译源代码(Verilog)UI)Design-CompileCmd)vlog-worklibrary_namefile1.vfile2.v文件按出现的顺序被编译文件的顺序或者编辑的顺序不重要支持增量式编译缺省编译到work库例如.vlogmy_design.v注意:当库中涉及的设计单元被改变时设计单元必须重新分析。Verilog增量编译*只有被改变的设计单元被编译自动或者手动手动更有效自动在命令行用-incr选项Module和UDP实例和hierarchicalreferences可在仿真时解决一些错误在编辑时将不能察觉引用的