组合电路的竞争和冒险.pptVIP

第三节组合电路的竞争和冒险前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有后，这一现象叫做竞争。一、竞争和冒险例：一个由两级或非门组成的组合电路。假设：B=0,☆理想情况下：A无论如何变化，F≡0。☆实际情况下：输入信号每通过一级门电路都需要一定的延迟时间tpd。画出考虑延迟时间的输入/输出波形图。当：A由1→0,0考虑G1门延迟时间当A由1变为0时，由于考虑了G1门的延迟时间，在G2门的2个输入端出现了均为0的短暂时刻，使G2门输出产生了不应有的窄脉冲，这个窄脉冲称为毛刺。≥1≥10从波形上可以分为：☆静态冒险☆动态冒险☆静态冒险：输入信号变化前、后，输出的稳态值是一样的，只有输入信号发生变化时，输出产生毛刺。☆动态冒险:输入信号变化前、后，输出的稳态值是不一样的，并在边沿处产生毛刺。1100动态冒险往往是由静态冒险造成的。☆引起冒险的原因可分为：函数冒险和功能冒险。0010111、函数冒险在稳态条件下：在动态条件下：A由1→0,早于B由0→1的变化，即A先到达或门输入端并与变化前的B相加，经或门传输延迟时间tpd后，到达F，使F=0。输出出现偏1冒险。☆这种冒险通过改变电路结构是不能消除的，避免冒险的方法是，同一时刻只允许单个输入变量变化。≥1011101ABC000111100111100000当ABC从010→111时：由F的卡诺图可知，在稳定情况下，F(0,1,0)=1F(1,1,1)=1如果A,C两个输入信号发生变化：若：C先由0→1,其路经010→011→111。F(0,1,0)=1F(0,1,1)=0F(1,1,1)=1产生偏1冒险。110若：A先由0→1,其路经010→110→111。F(0,1,0)=1F(1,1,0)=1F(1,1,1)=1不会产生冒险。由以上分析可知：当有两个或两个以上的输入信号发生变化时，由于可能经过的路经不同而产生的静态冒险称为功能冒险。≥1代数法：卡诺图法：取样脉冲法输出端加滤波电路1、代数法：在n变量的逻辑表达式中，给n-1个变量以特定取值（0,1),表达式仅保留某个具有竞争能力的变量X,使逻辑表达式变成则实现该表达式的逻辑电路存在冒险。根据逻辑电路图写出表达式。令B=C=1A具有两条路经到达输出端，所以A变量为具有竞争能力的变量。会产生0冒险。产生偏1冒险，即0冒险。消除冒险的方法：消除冒险的方法就是消除产生的条件。根据包含律可以写出：令B=C=1输出F≡1,不可能出现0冒险。从本例看出：最简和最佳是一对矛盾两个方面。1ABCF1ABCF≥1≥1≥11ABCF令B=C=0会产生1冒险消除冒险的方法：消除冒险的方法就是消除产生的条件。根据包含律可以写出：令B=C=0输出F≡0,不可能出现1冒险。≥1≥1≥11ABCF≥1在卡诺图中，函数的每一个与项（或项）对应一个合并圈，若两个合并圈相切，相切之处会出现冒险。相切处：B=C=1相切处：B=C=0令B=C=1产生0冒险☆消除冒险的方法：在相切处增加一个合并圈BC。令B=C=0产生1冒险☆消除冒险的方法：在相切处增加一个合并圈B+C。?卡诺图法和代数法分析方法完全一样。多个输入发生状态变化时，冒险是难以消除的。当组合电路的冒险影响了整个系统的工作时，可以采用取样脉冲的方法加以解决。☆先判断组合电路有无冒险产生，若有冒险加取样脉冲与组合电路相与。☆取样脉冲仅在输出门处于稳定值期间到来，保证输出结果正确，在取样脉冲周期之外，输出信息无效。☆取样脉冲法目的是避开冒险。1ABCFRC积分电路，是一阶低通滤波器，能滤除信号中高频分量，毛刺就是一个高频分量，加滤波电路能有效消除毛刺。本章重点掌握：全加器、译码器、数据选择器。小规模集成电路要会分析，会设计。中规模集成电路：要求看懂功能表，熟练应用集成电路。RCViVoViVo常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组