北航数字EDA基础实验报告(9).docxVIP

数字EDA基础实验报告

实验九利用SRAM设计一个FIFO（练习十二）

[注：最后一个为四选一的综合实验]

100227班XXX一对实验的理解

本实验要求我们利用现有的SRAM模块，设计一个LIFO（后进先出）队列管理状态机。通过本实验学习和掌握存取队列管理的状态机设计的基本方法，了解并掌握存储器构成的借口基本技术，同时编写完整的测试模块。

在设计讲解中，我们可以详细了解到FIFO（先进先出）的数据存储结构如下：

将FIFO抽象为环形数组，并用两个指针：读指针（fifo_rp）和写指针（fifo_wp）控制对该环形数组的读写。其中，读指针fifo_rp指向下一次读操作所要读取的单元，并且每完成一次读操作，fifo_rp加一；写指针fifo_wp则指向下一次写操作时存放数据的单元，并且每完成一次写操作，fifo_wp加一。由fifo_rp和fifo_wp的定义易知，当FIFO被读空或写满后，fifo_rp和fifo_wp将指向同一单元，但在读空和写满之前FIFO的状态是不同的，所以如果能区分这两种状态，再通过比较fifo_rp和fifo_wp就可以得到nempty和nfull信号了。下图为FIFO工作状态的示意。

清楚了FIFO的设计思路，我们可以参考它来完成练习题中的LIFO（后进先出）的设计思路。

二实现思路

与FIFO类似我们可以将LIFO工作状态绘图如下：

我们可以看到，写指针总在读指针大一位。读数据时，输出rp指针指向数据，之后读写指针均减一；写数据时，数据写入wp指针指向数据，然后读写指针均加一。还有“再写即满”和“再写即空”两种临界状态：当wp指向最大地址和rp指向最小地址。最后就是“满”和“空”两个极限状态：满状态发生在“再写即满”+“写操作”同时产生情况下；而空状态发生在“再写即空”和“读操作”同时产生情况下。

参考已给出的FIFO代码，类似的，我们可以继续定义指针lifo_wp_next与lifo_rp_next，分别代表写指针再写一个数据之后的位置和读指针再读一个数据之后的位置。如下图所示：

四个指针相应变化状态与临界状态判定条件如下：

初始化操作：wp=1;rp=0;wp_next=2;rp_next=-1;

读操作完毕后：wp=rp;rp=rp_next;wp_next=wp_next-1;rp_next=rp_next-1;

读操作完毕后：wp=rp;rp=rp_next;wp_next=wp_next-1;rp_next=rp_next-1;

“再写即满”状态标志判定：wp==N;（本题N=`SRAM_SIZE-1）

“再读即空”状态标志判定：rp==0

三实验源代码

1LIFO模块源代码（由FIFO改写）

`defineSRAM_SIZE8//为减小对lifo控制器的测试工作量,置SRAM空间为8Byte

`timescale1ns/1ns

modulelifo_interface(

in_data,//对用户的输入数据总线

out_data,//对用户的输出数据总线,

liford,//lifo读控制信号，低电平有效

lifowr,//lifo写控制信号，低电平有效

nfull,

nempty,

address,//到SRAM的地址总线

sram_data,//到SRAM的双向数据总线

rd,//SRAM读使能，低电平有效

wr,//SRAM写使能，低电平有效

clk,//系统时钟信号

rst);//全局复位信号，低电平有效

//来自用户的控制输入信号

inputliford,lifowr,clk,rst;

//来自用户的数据信号

input[7:0]in_data;

output[7:0]out_data;

reg[7:0]in_data_buf,//输入数据缓冲区

out_data_buf;//输