南昌大学-通信原理实验报告-课题二-7位伪随机码设计及相对码变换器.docVIP

南昌大学实验报告

学生姓名：学号：专业班级：

实验类型：□验证■综合□设计□创新实验日期：实验成绩：

课题二伪随机码发生器和码变换综合设计

技术要求

设计一个7位伪随机码发生器，并且将绝对码转换为相对码。

设计思路

7位伪随机码发生器

在实验一中，我们已经完成了15位32KHz的伪随机码仿真电路，它是由4个D触发器实现一个码元一个码元的延时。每个触发器都有两种可能的输出，最后一个输出又和第一个的输入一致，4个触发器自然就能产生24-1位的伪随机码。

而课题要求我们设计7位伪随机码，同理要用到log2(7+1)=3个触发器。

图SEQ图\*ARABIC115位伪随机码产生电路

绝对码到相对码变换器

相对码是根据绝对码是否发生变化而决定是“0”还是“1”的。所以可以采用D触发器的延时特性来实现信号自身和前一时刻的比较。

将7位伪随机码输入到再一个D触发器进行一个码元的延时，再同自身进行异或，就能得到相对码。

课题内容

图SEQ图\*ARABIC232KHz7位伪随机码产生器加码变换电路

结果分析

图SEQ图\*ARABIC37位伪随机码：1011100

图SEQ图\*ARABIC4延迟一个码元的伪随机码：0101110

图SEQ图\*ARABIC5相对码输出：1110010

更多学习资料请见我的个人主页：