2025年数字电路实验报告攻略与实践解析.docx

数字电路实验报告

试验一组合逻辑电路分析

一．试验用集成电路引脚图

74LS00集成电路74LS20集成电路

四2输入与非门双4输入与非门

二．试验内容

1.试验一

自拟表格并记录:

A

B

C

D

Y

A

B

C

D

Y

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

0

1

0

1

0

0

0

0

1

1

1

1

0

1

1

1

0

1

0

0

0

1

1

0

0

1

0

1

0

1

0

1

1

0

1

1

0

1

1

0

0

1

1

1

0

1

0

1

1

1

1

1

1

1

1

1

2.试验二

密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同步满足時，开锁信号為“1”，将锁打开。否则，报警信号為“1”，则接通警铃。试分析密码锁的密码ABCD是什么？

ABCD接逻辑电平开关。

最简体現式為：X1=AB’C’D密码為：1001

表格為：

A

B

C

D

X1

X2

A

B

C

D

X1

X2

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

1

0

1

1

0

0

1

1

0

0

0

1

0

0

1

1

0

1

0

0

1

0

0

1

1

0

1

1

0

1

1

0

1

0

1

0

0

0

1

1

1

0

0

0

1

0

1

0

1

0

1

1

1

0

1

0

1

0

1

1

0

0

1

1

1

1

0

0

1

0

1

1

1

0

1

1

1

1

1

0

1

三.试验体会：

1.分析组合逻辑电路時，可以通过逻辑体現式，电路图和真值表之间的互相转换来抵达试验所规定的目的。

2.这次试验比较简朴，熟悉了某些简朴的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。

试验二组合逻辑试验（一）半加器和全加器

一．试验目的

熟悉用门电路设计组合电路的原理和措施环节

二．预习内容

复习用门电路设计组合逻辑电路的原理和措施环节。

复习二进制数的运算。

用“与非门”设计半加器的逻辑图。

完毕用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。

完毕用“异或”门设计的3变量判奇电路的原理图。

三．元件参照

依次為74LS283、74LS00、74LS51、74LS136

其中74LS51：Y=（AB+CD）’，74LS136：Y=A⊕B（OC门）

四．试验内容

用与非门构成半加器，用或非门、与或非门、与非门构成全加器（电路自拟）

半加器

全加器

被加数Ai

0

1

0

1

0

1

0

1

加数Bi

0

0

1

1

0

0

1

1

前级进位Ci-1

0

0

0

0

1

1

1

1

和Si

0

1

1

0

1

0

0

1

新进位Ci

0

0

0

1

0

1

1

1

用异或门设计3变量判奇电路，规定变量中1的个数為奇数是，输出為1，否则為0.

3变量判奇电路

输入A

0

0

0

0

1

1

1

1

输入B

0

0

1

1

0

0

1

1

输入C

0

1

0

1

0

1

0

1

输出L

0

1

1

0

1

0

0

1

“74LS283”全加器逻辑功能测试

测试成果填入下表中：

被加数A4A3A2A1

0111

1001

加数B4B3B2B1

0001

0111

前级进位C0

0或1

0或1

和S4S3S2S1

1000

1001

0000

0001

新进位C4

0

0

1

1

五．试验体会：

1.通过这次试验，掌握了熟悉半加器与全加器的逻辑功能

2.这次试验的逻辑电路图比较复杂，波及了异或门、与或非门、与非门三种逻辑门，在接线時应注意不要接錯。各芯片的电源和接地不能忘掉接。

试验三组合逻辑试验（二）数据选择器和译码器的应用

一．试验目的

熟悉数据选择器和数据分派器的逻辑功能和掌握其使用措施

二．预习内容

理解所有元器件的逻辑功能和管脚排列

复习有关数据选择器和译码器的内容

用八选一数据选择器产生逻辑函数L=ABC+ABC’+A’BC+A’B’C和L=A⊕B⊕C

用3线—8线译码器和与非门构成一种全加器

三．参照元件

数据选择器74LS151,3—8线译码器74LS138.

四．试验内容

1.数据选择器的使用：

当使能端EN=0時，Y是A2,A1,A0和输入数据D0~D7的与或函数，其体現式為：

Y=i=07mi*Di（体現式

式中mi是A2,A1,A0构成的最小项，显然当Di=1時，其对应的最小项mi在与或体現式中出現。当Di=0時，对应的最小项就不出現。运用这一点，不难实現组合电路。

将数据选择器的地址信号A2,A1,A0作為函数的输入变量，数据输入D0~D7作