单片机控制系统开发训练 -授课对象电气自动化技术 180102 主讲教师刘旭东 电气工程系-1743041145087.ppt

图9-12AT89S51单片机与4片27128EPROM的接口电路9.2.1常用的静态RAM（SRAM）芯片单片机系统中常用RAM典型芯片有6116（2KB）、6264（8KB）、62128（16KB）、62256（32KB）。都单一+5V电源供电，双列直插，6116为24引脚，6264、62128、62256为28引脚。RAM芯片引脚见图9-10。各引脚功能如下。图9-10常用RAM引脚●A0～A14—地址输入线。●D0～D7—双向三态数据线。●CE*—片选信号输入线，低电平有效。对于6264芯片，当24脚（CS）为高电平且为低电平时才选中该片。●OE*—读选通信号输入线，低电平有效。●WE*—写允许信号输入线，低电平有效。●VCC—工作电源+5V。●GND—地RAM存储器有读出、写入、维持3种工作方式，见表9-5。9.2.2读写片外RAM的操作时序AT89S51单片机对片外RAM的读和写两种操作时序的基本过程是相同的。1．读片外RAM的时序AT89S51单片机若外扩一片RAM，应将其引脚与RAM芯片的引脚连接，引脚与芯片引脚连接。ALE信号的作用是锁存低8位地址。AT89S51单片机读片外RAM的时序如图9-11所示。图9-11AT89S51单片机读片外RAM的操作时序图在第一个机器周期的S1状态，ALE信号由低变高（见①处），读RAM周期开始。在S2状态，CPU把低8位地址送到P0口总线上，把高8位地址送上P2口。ALE的下降沿（见②处），把低8位地址信息锁存到外部锁存器74LS373内。而高8位地址信息一直锁存在P2口锁存器中（见③处）。在S3状态，P0口总线变成高阻悬浮状态④。在S4状态，执行读指令后使信号变为有效（见⑤处），信号使被寻址的片外RAM过片刻后把数据送上P0口总线（见⑥处），当回到高电平后（见⑦处），P0总线变为悬浮状态（见⑧处）。至此，读片外RAM周期结束。2．写片外RAM操作时序当AT89S51单片机执行向片外RAM写指令后，单片机的信号为低电平有效，此信号使RAM的端被选通。写片外RAM的操作时序如图9-12所示。开始的过程与读过程类似，但写的过程是单片机主动把数据送上P0口总线，故在时序上，单片机先向P0口总线上送完8位地址后，在S3状态就将数据送到P0口总线（见③处）。此间，P0总线上不会出现高阻悬浮现象。在S4状态，写控制信号有效（见⑤处），选通片外RAM，稍过片刻，P0口上的数据就写到RAM内了，然后写控制信号变为无效（见⑥处）。图9-12AT89S51单片机写片外RAM的操作时序图9.2.3并行扩展数据存储器的设计访问外扩展的数据存储器，要由P2口提供高8位地址，P0口提供低8位地址和8位双向数据总线。AT89S51单片机对片外RAM的读和写由AT89S51的（P3.7）和（P3.6）信号控制，片选端由地址译码器的译码输出控制。因此，进行接口设计时，主要解决地址分配、数据线和控制信号线的连接。如果读/写速度要求较高，还要考虑单片机与RAM的读/写速度匹配问题。图9-13所示为用线选法扩展外部数据存储器的电路。数据存储器选用6264，该芯片地址线为A0～A12，故AT89S51单片机剩余地址线为3条。用线选法可扩展3片6264，3片6264的存储器空间如表9-6所示。图9-13线选法扩展外部数据存储器电路图用译码法扩展外部数据存储器的接口电路如图9-14所示。图中数据存储器选用62128，该芯片地址线为A0～A13，这样，AT89S51剩余地址线为两条，采用2-4译码器可扩展4片62128。各62128芯片的地址范围如表9-7所示。图9-14译码法扩展外部数据存储器电路图表9-7 各62128芯片的地址空间分配【例9-1】编写程序将片外数据存储器中的0x5000～0x50FF的256个单元全部清“0”。参考程序：xdataunsignedchardatabuf[256]_at_0x5000;voidmain(void){ unsignedchari; for(i=0;i＜256;i++) { databuf[i]=0}}9.2.4单片机外扩数据存储器RAM6264的案例设计单片机外部扩展1片外部数据存储器RAM6264。原理电路如图9-15所示。单片机先向RAM6