多维异构先进封装技术研发及产业化项目可行性研究报告.docx

1、项目概况

本项目总投资额为146,399.28万元。届时将购置临时健合设备、机械研磨设备、化学研磨机、干法刻硅机、化学气相沉积机、晶圆级模压机、倒装贴片机、助焊剂清洗机、全自动磨片机等先进的研发试验及封测生产设备，同时引进行业内高精尖技术、生产人才，建设与公司发展战略相适应的研发平台及先进封装产线。

本次募投项目实施地点位于公司二期工厂，厂房采用“EPC+F”方式由相关方代为建设，公司已与建设方签署长期租赁协议，并可根据自身需求择机进行回购。

项目建成后，公司将开展“晶圆级重构封装技术（RWLP）”、“多层布线连接技术（HCOS-OR）”、“高铜柱连接技术（HCOS-OT）”、“硅通孔连接板技术（HCOS-SI）”和“硅通孔连接板技术（（HCOS-AI）”等方向的研发及产业化，并在完全达产后形成年封测扇出型封装（（Fan-out）系列和2.5D/3D系列等多维异构先进封装产品9万片的生产能力。本项目的实施将进一步深化公司在先进封装领域的业务布局，持续提升公司核心竞争力。

2、项目实施主体

本项目实施主体为半导体（宁波）有限公司，位于浙江省宁波市滨海大道60号，系公司控股子公司。

3、项目实施的必要性

（1）数据中心、汽车、AI等行业对芯片的需求持续上涨，芯片封装产业迎来新增量

在集成电路芯片应用市场，高算力应用芯片如高性能服务器（（HPC）和自动驾驶（（ADAS）已逐渐取代手机和个人电脑，成为下个阶段半导体行业持续增长的主要驱动力。以台积电为例，其2023年3季度销售收入中，智能手机类产品占比39%，高性能服务器（（HPC）类产品占比42%，高性能算法芯片收入占比第一次超过智能手机产品。

一方面，随着计算机大数据和云计算应用渗透率的提升，我国数据中心发展迅速。2018年我国在用数据中心机架规模为226万架，大型以上规模为167万架；2022年我国在用数据中心机架规模扩大至670万架，其中大型以上规模增长至540万架，复合增长率均超过30%，大型以上占比为80%。

另一方面，大模型和生成式人工智能的发展显著拉动了高算力服务器市场的增长。随着?ChatGPT、Sora的等生成式人工智能在技术上实现了显著突破，国内外诸多互联网头部企业及研究机构纷纷宣布在生成式人工智能领域进行产业布局，国产大模型进入集中发布区。

生成式人工智能和大模型已成为智能算力芯片市场最重要的增长点。以ChatGPT模型为例，公开数据显示，其所使用的GPT-3大型模型所需训练参数量为1750亿，算力消耗为3640PF-days（即每秒运算一千万次，运行3640天），需要至少1万片GPU提供支撑。

根据市场调研机构IDC预测，全球人工智能硬件市场（（服务器）规模将从2022年的195亿美元增长到2026年的347亿美元，五年年复合增长率达17.3%；我国2023年人工智能服务器市场规模达到91亿美元，同比增长82.5%，2027年将达到134亿美元，五年年复合增长率达21.8%。

面对集成电路芯片行业下游需求变化趋势，公司作为国内中高端先进封装主要供应商之一，有必要充分把握行业发展机遇，通过实施本项目来提升公司高端晶圆级封装研发和产业化能力，更好的满足市场需求。

（2）多维异构封装技术在高算力芯片领域优势显著

长期以来，主流系统级单芯片（（SoC）都是将多个负责不同计算任务的计算单元，通过光刻的形式制作到同一片晶粒上。

然而，随着晶圆制程先进度的提升，系统级单芯片的实施成本大幅上升：一方面，先进制程晶圆的研发成本不断增加，随着制程从28nm制程演变到5nm，单次的研发投入从5000万美元增至5亿美元以上；另一方，先进制程芯片的良率随着晶粒面积增加而大幅下降，根据模型估算，面积150mm2的中大型晶粒的良率约为80%，而700mm2以上的超大型晶粒的良率只有30%左右。

在这种情况下，小芯片（（或小芯粒）组技术（（Chiplet）成为集成电路行业突破晶圆制程桎梏的重要技术方案。同将全部功能集中在一颗晶粒上相反，Chiplet方案是将大型系统级单芯片划分为多个功能相同或者不同的小晶粒，每颗晶粒都可以选择与其性能相适应的晶圆制程，再通过多维异构封装技术实现晶粒之间互联，在降低成本的同时获得更高的集成度。

因此，多维异构封装技术是实现Chiplet的技术基石，其主要包括硅通孔技术（（TSV）、扇出型封装（Fan-Out）、2.5D/3D封装等核心技术。

在高算力芯片领域，采用多维异构封装技术的Chiplet方案具有显著优势：首先，Chiplet缩小了单颗晶粒的面积，提升了整体良率、降低了成产