网站大量收购独家精品文档,联系QQ:2885784924

实验一概述及基本开发环境的学习.pptVIP

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

****概述时域测试技术综合实验时域测试技术综合实验电子测试技术及仪器教育部工程研究中心XXX课程介绍本课程以工程应用为重心,以“测控技术与嵌入式系统研究生实践平台”为依托,以时域测试技术为背景,通过软、硬件的综合训练,掌握电子工程设计与应用的基本技能。为研一尚未进入教研室的同学提供一个提前学习项目研发所需的基础知识及相关研发软件的使用。主要内容包括:时域测试的基本概念及系统组成;学习并掌握DSP程序设计和FPGA逻辑设计的技能;以ADC为核心的数据采集基本系统;以数字示波器系统为设计实例,展开软、硬件方面的综合训练.什么是时域测试基本被测对象:电压和电流按照时间的先后顺序记录事件的发生情况。什么是时域测试频域在射频和通信系统中运用较多,在高速数字应用中也会遇到频域。频域最重要的性质是:它不是”真实”的,而是一个数学构造。时域是惟一客观存在的域,而频域是一个遵循特定规则的数学范畴。时域测试(采样)是频域(分析)的基础时域测试的基本组成原理关键指标:输入带宽、采样率、存储深度时域测试的硬件组成框图实验平台的实物照片FPGAADCDSP01实验一:概述及基本开发环境学习02实验二:数字示波器信号调理通道实验03实验三:基于FPGA的地址译码实验04实验四:ADC采样及数据存储实验05实验五:波形及界面显示实验06实验六:基于FPGA的数字示波器触发模块设计实验07实验七:基于FPGA的高精度频率计设计实验08实验八:数字信号插值实验09实验九:时域波形的参数测量实验10实验十:网络通讯实验之上位机程序设计本实验课程具体内容该课程中涉及到的相关知识1、模拟电路相关知识及调试经验(含运放、BJT、JFET、电源)2、数字电路相关知识及应用3、FPGA(Field-ProgrammableGateArray)设计4、DSP(digitalsignalprocessor)代码编写及相关硬件知识的学习(含微机原理知识的应用)5、高速数据采集系统基本知识6、ARM相关知识的学习7、测试领域相关专业知识:如示波器、数字万用表、信号发生器本学期第三周开始,共十周每周一个实验项目,四个班内容一致多位老师参与,模块化教学实验教学安排课堂实验效果:50%(现场打分)01实验报告:30%(2次)02课程综合设计报告:20%03成绩组成报告提交邮箱:01邮件主题:学号_姓名_实验X比如:201222080616_张三_实验五注意:不按照格式提交的邮件将被视为无效邮件02报告提交方法2020第一次:开发环境及相关软件学习012021时域测试技术综合实验022022时域测试技术综合实验03了解DSP及FPGA在时域测试系统中的作用。01掌握ADI公司DSP开发流程以及开发软件VisualDSP++的使用方法。02掌握Xilinx公司FPGA开发流程以及开发软件ISE的使用方法。03一、实验目的练习DSP++软件的使用以及程序调试的基本步骤。01编写简单DSP乘累加实验代码,熟悉DSP++软件的使用以及程序调试的基本步骤。练习新建DSP工程的流程方法。学习XilinxFPGA的JTAG下载方法结合时钟分频电路Verilog代码,练习ChipScope的使用方法(选作)02030405二、实验内容硬件:DSP、FPGA嵌入式开发平台,PC机Pentium100以上。软件:ISE、VisualDSP++四、实验设备与工具三、预备知识了解FPGA架构及DSP基础知识Verilog硬件描述语言C语言实验原理与说明DSP处理器以及其开发工具VisualDSP++ADSP-BF531架构VisualDSP++概述VisualDSP++是ADI公司针对ADSP系列处理器提供的软件开发工具。他通过图像窗口的方式与用户进行信息交换,程序开发人员可以在窗口中进行高效的工程管理,包括在编辑、编译和调试之间相互切换,实现高效率的程序开发。目前ADI公司推出的必威体育精装版版本是VisualDSP++5.0VisualDSP++程序设计流程练习DSP++软件的使用以及程序调试的基本步骤(断点、变量观察)。练习新建DSP工程的流程方法。自行新建visualDSP++工程,编写代码,实现两个数组的乘累加。编写简单DSP乘累加实验代码,熟悉DSP++软件的使用以及程序调试的基本步骤。实验一五、实

文档评论(0)

189****6885 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档