2025年电子设计工程师VLSI实验项目分析与实战报告.doc

南京邮电大学

VLSI设计试验汇报

（/第一学期）

学院：电子科学与工程学院专业：微电子学

学号：*************姓名：×××

指导：×××

试验時间：9月—10月

试验1

内容：1.熟悉cadence系统

2.学习电路图绘制

练习：

怎样进入cadence系统？

建立library，建立电路

学习基本的电路绘制措施：以反相器、3输入与非门、3输入或非门為练习。

绘制一下电路图：

解答：

1、电路如图：

图1-1练习电路1

电路2如图：

图1-2练习电路2

试验2

内容：电路图瞬态仿真

练习：

对单级、多级反相器进行电路仿真，输入信号為100kHz的方波信号，工作电压5V，得出输出波形；

对多级反相器进行仿真時，变化反相器的MOS管宽長比，比较输出的上升時间和下降時间，可与理论变化进行对比。

分别对2输入与非门、3输入或非门进行仿真，输入信号规定自行设计，包括analogLib库里面的Vdc（高、低电平设置）、Vpulse、Vpwl三个电压源，熟悉它們的应用。

解答：

1、单级反相器电路图：

图2-1单级反相器电路

单级反相器输入输出波形图：

图2-2单级反相器输入输出波形

多级反相器电路图（3级）：

图2-3多级反相器电路

多级反相器输入输出波形图：

图2-4多级反相器输入输出波形

变化多级反相器中MOS的宽長比，以变化PMOS為例，对比输出成果

宽長比為2：

图2-5PMOS宽長比為2的输入输出波形

宽長比為20：

图2-6PMOS宽長比為20的输入输出波形

分析：

為了更好地对比两种宽長比状况，我把两图都放大至34us至42us之间的波形。可以看出，PMOS宽長比20波形中的一级反相后的上升下降時间，要比PMOS宽長比為2波形中的一级反相后的上升下降時间要短，阐明PMOS宽長比越大，上升下降時间减小得越快。

2、二输入与非门电路图：

图2-7二输入与非门电路

二输入与非门输入输出波形图：

图2-8二输入与非门输入输出波形

三输入或非门电路图：

图2-9三输入或非门电路

三输入或非门输入输出波形图：

图2-10三输入或非门输入输出波形

试验3

（注意：每次仿真時，必须采用SpectreS先进行仿真，以便破解仿真器）

内容：1.完毕所有示例的练习

2.完毕最终的试验任务

试验任务:

设计两个不一样器件参数的反相器，并对其进行输入电压扫描仿真，获得如下波形：一种反相器在1V电压之内翻转，另一种在1V~2V电压之间翻转。

在设计汇报中要明确指出NMOS和PMOS管的宽長比，以及仿真成果，并进行合适分析。

回忆nmos,pmos管的I/V特性曲线：漏电流Id随栅源电压Vgs变化的曲线，以及Id随Vds变化的曲线。

通过DC仿真，对nmos和pmos的I/V特性进行模拟，获得I/V曲线。

提醒：分别设置Vgs和Vds為变量，采用dc扫描仿真，获得波形。

3.对示例1中的电流镜电路进行温度特性仿真，获得流过电阻的电流温度特性（-20~80度），以及电阻上端电压的温度特性（-20~80度）。

解答：

1、在1V以内翻转的反相器电路图及波形图：

图3-1在1V以内翻转的反相器电路及波形

电路图中，下拉器件NMOS的宽長比為70，上拉器件PMOS的宽長比為1。

在1V~2V之间翻转的反相器电路图及波形图：

图3-2在1V~2V之间翻转的反相器电路及波形

电路图中，下拉器件NMOS的宽長比為0.5，上拉器件PMOS的宽長比為1。

分析：

上拉器件PMOS的宽長比越高，越能使翻转点往高电压方向移动；下拉器件NMOS的宽長比越高，越能使翻转点往低电压方向移动。

在1V以内翻转的电路中，NMOS和PMOS宽長比之比為70；在1V~2V之间翻转的电路中，NMOS和PMOS宽長比之比為0.5。

综上所述，NMOS和PMOS的宽長比之比越大，越能使翻转点往低电压方向移动。

2、NMOS的I—V特性曲线：

NMOS的漏电流Id随栅源电压Vgs变化的曲线：

图3-3NMOS的漏电流Id随栅源电压Vgs变化

由图可見，当栅源电压在不小于0.7V左右時漏电流才不小于0。

NMOS的漏电流Id随漏源电压Vds变化的曲线：

图3-4NMOS的漏电流Id随漏电压Vds变化

图為固定栅源电压為3V的曲线。由图可見，当Vds比较小時，可认為Id成线性增長；当Vds继续增大時，Id曲线趋于平缓，Id趋于饱和；Vds继续增長到某一临界值時，Id忽然增大，MOS管发生击穿。

PMOS的I—V特性曲线：

PMOS的漏电流Id随栅源电压Vgs变化的曲线：

图3-5PMOS的漏电流Id随栅源电压Vgs变化

由图可見，当栅源电压在