实验三、Quartus的基本使用.pptVIP

关键是testbench的设计三种方式：简单测试自测试带测试向量文件读取的测试testbench的结构系统任务$display,$monitor,$time,$finish,$stop01它们的使用和区别，练习、体会一下02如何验证仿真结果可以仿真整个设计，也可以仿真设计的部分实体。01执行仿真的时候，必须首先在用于功能仿真的SimulatorTool中，使用GenerateFuncitonalSimulationNetlist生成仿真网表，如果是执行时序仿真的话，首先要对设计进行编译02Quartussimulator仿真之前，首先要在自己的工程下建立一个向量波形文件，选择File-Verification/DebuggingFile-VectorWaveformFile，可以选择Edit-EndTime设置一下仿真时间接下来添加输入/输出信号，Edit-InsertNodeorBus点击list，将工程下的输入、输出端口列出，选择需要查看的信号，选择要设置的信号，利用工具栏中的工具进行设置这里简单设置一下，利用波形工具对Cin采用了10ns的时钟波形，对X采用的5ns的时钟波形，对Y采用的20ns的时钟波形，仿真参数可以自行设置选择Processing-GenerateFuncitonalSimulationNetlist生成仿真网表，然后选择Tools-SimulatorTool将HDL语言翻译成最基本的与门、或门、非门、RAM、触发器等基本逻辑单元的连接关系(网络表)QuartusII项目编译器，主要对项目设计进行检查、逻辑综合、结构综合、输出结果的逻辑配置以及时序分析，同时将设计项目适配到FPGA/CPLD目标器件中。综合(synthesis)项目编译器AnalysisSynthesis:把原始描述转化为逻辑电路映射到可编程器件中。Fitter:逻辑单元在目标芯片上的布局布线Assembler:形成编程文件TimingAnalyzer:进行时序分析//可单独运行，也可全程编译123Assignments?PinPlanner，设置一个管脚位置约束//下面是一个4位全加器的引脚绑定最后的引脚信息是保存在.qsf文件中的123PinPlanner使用将PC机上开发好的PLD编程文件下载到开发板上的PLD器件中！01以前常用的下载编程工具：并口+JTAG，速度慢现在大多采用USB口+中间支持硬件（小容量CPLD）+JTAG，02下载编程21插入USB接口，提示安装驱动选择在列表中手动安装，找到上述目录即可usb-blaster位置C:\altera\91\quartus\drivers\usb-blaster\x323USB-Blaster安装下载编程TREX-C1开发板支持两种模式编程：usbblaster+JTAGusbblaster+ActiveSerial两种模式切换：板上Prog/Run开关正常运行或者JTAG下载编程时：Run配置EPCS1flash器件时：Prog模式Usbblaster原理USB接口+USB接口芯片+低成本可编程芯片+（Flash器件/JTAG）USB接口芯片完成USB接口数据读写，将编程数据传递给后端低成本PLDPLD通过简单的逻辑，或将编程数据通过JTAG方式写入/读出主PLD芯片；或将编程数据写入单独的FLASH器件，下次系统加电后，主PLD芯片从FLASH器件中读取。01USB接口芯片：FT245BM02低成本PLD器件：AlteraMAXEPM3064A(44pinTQFP封装)03FLASH器件：EPCS1（1Mbits）04配置EP1C6需要1.167Mbits，需要做压缩后配置具体到TREX-C1开发板01模式选择为：RUN03PowerON02生成设计的SOF(SRAMObjectFile)编程文件04选择Tools-ProgrammerJTAG方式编程步骤时序分析时序分析的主要作用就是察看FPGA内部逻辑和布线的延时，验证其是否满足设计者的约束。功耗分析Power:设计的一个重要性能内嵌逻辑分析仪捕获并显示实时信号的状态//支持多达1024个通道，采样深度高达128Kb，每个分析仪均有10级触发输入/输出，从而增加了采样的精度。Simulator:通过仿真计算得出信号SignatapII:跟踪显示实时信号SignaltapII时序电路时，采集信号对信号进行跟踪网上的流程有很多，课本上的例