网站大量收购独家精品文档,联系QQ:2885784924

天线走线规则技巧及PCB制程培训讲座.pptVIP

天线走线规则技巧及PCB制程培训讲座.ppt

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

*走线规则技巧及PCB制程培训讲座从ECAD角度,介绍了Philips平台的PCBLAYOUT走线规则,走线注意事项,拼版知识和PCB制程的知识。描述一个概念什么是包线包线就是把线用地包起来,以隔绝与同层线的干扰我们的包线不仅是要包当层线,我们的包线是立体的,上下左右,全方位的最好的包线是线上有地孔(特别是2-7孔),线要比较粗Philips平台的PCBLAYOUT走线规则RF1.150ohm匹配线挖好,地要完整,线要算好1.2差分线(如I,Q)近乎等长,差分线走线要保证两条线始终平行,近似等长,不允许出现中间被分割现象*1.3敏感线(如IQ.RAMP.AFC.D_REF_CLK)要包好,邻层没有平行和交叉的走线,过孔的地方需要2-7层都包地,并且对应的表层是地1.4其他的射频部分的控制信号线(PON_PA,EDGE1_PA,MODE_SELECT,DCS,PON_SW,PON_3537etc.)需要包地,邻层没有平行的走线,交叉线尽量少。部分线视情况需要可以包在一起。在RF区,对应的表层应是地。1.5PA供电的VBAT必须单独布线,线宽2mm,并检查邻层没有相邻的信号线和过孔,邻层没有交叉的信号线。1.6Transceiver供电VCC_SYN,VCC_RX_TX必须包地,并检查邻层没有并行的数据线和电源线,邻层交叉的线尽量少,2-7孔对应的表层应该是地1.726M晶振下面第二层必须为完整的地,没有其他电源和信号线穿过1.8在RF区域,孔所对应的RF区域是地,而不能是PAD,线对应的区域也应当是地2BB*2.1CLKBURST时钟线和过孔(2-7)需要包地(2倍线宽)2.2SIMCARD的信号及时钟线需要包地(可以一起包)2.3所有的音频线(MIC,RECEIVER,SPEAKER,EAR尤其注意MICBIAS,MIC_BIAS_AUX)需要包地,并检查邻层及过孔是否包地。2.4所有的模拟信号线(MES_BATT,TEMP_PRODUCT,MES_CUR,CURRENTetc.)都需要包地。2.5LCDC时钟线C_MCLK,C_PCLK需要包地,邻层没有平行走线。2.6所有的晶体和晶振下面第二层没有信号线的过孔和走线。2.7VBAT电源线全部包地,尽量从根部星形连接。V_EXT_CHARGE以及和UBA2008相连的VBAT部分电源线宽至少0.5mm2.8所有电源的线宽最窄不小于0.2mm,注意电源线宽的一致性,避免出现中间段变细的情况。3ESD(从PCB角度)3.1打孔,各IC,连接器,bypass电容等地脚用孔连到主地.3.2所有连接ESD器件的信号线必须先通过ESD,然后再到相应的器件,连接ESD部分线宽要不小于0.15mm*4PCB层的分布(针对8层是RF)lay8:RF件、线笼子外不见长线。横竖皆可。2-7孔对应的8层是地。横竖皆有lay7:RF线对应的第8层要是地,不能是件的焊盘或线lay6:全是地(主地)lay5:sensitive的线,以竖线为主RF-BB(IQ、AFC、RAMP、CLOCK)PMU给RF的电源(VDD_IO_LOW,VCC_SYN,VCC_RX_TX)逻辑控制线,AUDIO(MIC、AUXMIC、MICBIAS、RECEIVER、SPEAKER)尽量走板边。lay4:对应5层的Sensitive线全是地,可走部分长线、横线。整层大部分全是地.lay3:长线、竖线。logic线。lay2:短线,有横有竖。lay1:短线,笼子外不见长线。注意:(1)横线、竖线,要合理分配,不能全部走在一层(2)邻层不得已需交叉的线,应正交5走线顺序(先射频后基带)5.1RF先走8层RF线,sensitive线,可先在保护线边加地孔,予留地孔位置。其次,在第7、8层要把RF线基本走完,除RF-BB(IQ、AFC、RAMP、CLOCK)PMU给RF的电源(VDD_IO_LOW,VCC_SYN,VCC_RX_TX),RF逻辑控制线外然后,RF线应在8、7、5内全部走完5.2BB先走audio线再走其他线,这时可以以cpu为中心按照功能模块走线二,走线注意事项1走线不可以出现任意角度线,我们以45°和135°为标准2同一网络的两根线交叉时,不要交叉成直角和锐角,可以用45°或135°线过渡当一个线和直线交叉,切忌也不要走锐角,可以走直角pad拉线形式pad走线宽度BGA

文档评论(0)

SYWL2019 + 关注
官方认证
文档贡献者

权威、专业、丰富

认证主体四川尚阅网络信息科技有限公司
IP属地四川
统一社会信用代码/组织机构代码
91510100MA6716HC2Y

1亿VIP精品文档

相关文档