《电子技术基础与技能》 课件 7-2 JK触发器.pptx

电子技术基础与技能7.2JK触发器

按图连接电路，验证四种情况下JK触发器的逻辑关系。7.2JK触发器图7-2-1（a）教学活动1：验证JK触发器的逻辑关系图7-2-1（b）【实践导入】：JK触发器的逻辑关系

按图连接电路，验证四种情况下JK触发器的逻辑关系。7.2JK触发器图7-2-1（c）教学活动1：认知JK触发器的逻辑关系图7-2-1（d）【实践导入】：JK触发器的逻辑关系初态为0初态为0

按图连接电路，验证四种情况下JK触发器的逻辑关系。7.2JK触发器图7-2-1（e）教学活动1：认知JK触发器的逻辑关系图7-2-1（f）【实践导入】：JK触发器的逻辑关系初态为1初态为1

7.2JK触发器教学活动2：认知JK触发器的结构、符号、真值表及功能7.2.1JK触发器基础知识一、电路结构和图形符号1.电路结构图7-2-2（a）逻辑电路图7-2-2（b）图形符号2.图形符号该触发器是CP下降沿触发有效(有小圆圈)。主从JK触发器是在主从RS触发器的基础上发展而来，将主从RS触发器的、引回到门G7、G8的输入端即可构成主从JK触发器。

7.2JK触发器教学活动2：认知JK触发器的结构、符号、真值表及功能7.2.1JK触发器基础知识二、逻辑功能及真值表图7-2-2（b）图形符号JK逻辑功能00保持010置0101置111翻转

7.2JK触发器教学活动2：熟悉JK触发器的结构、符号、真值表及功能7.2.1JK触发器基础知识三、例题解析问题解析：触发器的初始状态为1，在第一个时钟脉冲CP下降沿到来前，触发器Q为1态；在第一个时钟脉冲CP下降沿到来时，J=0，K=1，触发器被置0态；在第二个时钟脉冲CP下降沿到来时，J=1，K=0，触发器被置1态；依次类推，除了在CP下降沿时刻，输出信号Q由输入信号J、K决定，其余时刻，触发器Q都保持原状态不变。

7.2JK触发器教学活动3：认知集成JK触发器的引脚排列、逻辑功能及实践应用7.2.2集成JK触发器一、集成JK触发器的引脚排列及功能74LS112内含两个CP下降沿触发的JK触发器，置位端和复位端的作用不受CP同步脉冲的控制，其有效电平为低电平。CC4027内含两个CP上升沿触发的JK触发器，置位端SD和复位端RD的作用不受CP同步脉冲的控制，其有效电平为高电平。

7.2JK触发器教学活动3：认知集成JK触发器的引脚排列、逻辑功能及实践应用7.2.2集成JK触发器对于常用的集成JK触发器的外引线排列的几点说明：一、集成JK触发器的引脚排列及功能

7.2JK触发器教学活动3：认知集成JK触发器的引脚排列、逻辑功能及实践应用7.2.2集成JK触发器二、集成JK触发器的逻辑功能输入输出CPJK01×××0110×××1011↓0011↓010111↓101011↓11表7-2-274LS112逻辑功能

7.2JK触发器教学活动3：认知集成JK触发器的引脚排列、逻辑功能及实践应用7.2.2集成JK触发器二、集成JK触发器的逻辑功能表7-2-3CC4027逻辑功能输入输出RDSDCPJK01×××1010×××0100↑0000↑010100↑101000↑11

7.2JK触发器教学活动3：认知集成JK触发器的引脚排列、逻辑功能及实践应用7.2.2集成JK触发器三、集成JK触发器的实践应用1.分频电路图7-2-4（a）所示的分频电路，由CMOS集成电路双JK触发器CC4027构成，其1J、1K均接高电平，由JK触发器的功能可知：J=K=1时，Qn+1=，所以每一个CP上升沿到来时，触发器状态都会翻转一次。图7-2-4（a）分频电路从图7-2-4（b）所示波形的关系可看出，1Q波形的周期是1CP脉冲的2倍，即1Q频率为1CP的1/2倍，实现了二分频。图7-2-4（b）波形图

7.2JK触发器教学活动3：认知集成JK触发器的引脚排列、逻辑功能及实践应用7.2.2集成JK触发器三、集成JK触发器的实践应用2.多路控制开关图7-2-5所示是三路控制开关电路。电路中所用芯片是CC4027双JK触发器，其J、K端接在高电平上，触发器工作在计数状态，只要有CP脉冲，它的状态就翻转。工作原理：假设开始时继电器是不工作的的，即触发器的Q为0。任意按下S1、S2、S3中的一个，触发器获得一个上升沿脉冲，触发器翻转，Q=1，VT饱和，继电器K吸合工作；再任意按下S1、S2、S3中的一个，触发器又翻转，Q=0，继电器失电停止工作。图7-2-5三路控制开关电路

7.2JK触发器教学活动4：测试集成双JK触发器74LS112的逻辑功能【实训】