网站大量收购独家精品文档,联系QQ:2885784924

VHDL编程基础课件.pptVIP

VHDL编程基础课件.ppt

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、本文档共590页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

EXITQ1WHENV2V1;--當V2V1,跳出迴圈LOOPENDLOOPQ1;ASSERT(V2V1);REPORTOUTOFRANGE--輸出錯誤報告SEVERITYERROR;ENDPROCEDURECOMP;在以上過程COMP的參量表中,定義A和R為輸入模式,數據類型為實數;M為輸入模式,數據類型為整數。這三個參量都沒有以顯式定義它們的目標參量類型,顯然它們的默認類型都是常數。由於V2、V1定義為輸入模式的實數,因此默認類型是變數。在過程COMP的LOOP語句中,對V2進行迴圈計算直到V2大於R,EXIT語句中斷運算,並由REPORT語句給出錯誤報告。3.6.4重載過程(OVERLOADEDPROCEDURE)兩個或兩個以上有相同的過程名和互不相同的參數數量及數據類型的過程稱為重載過程。對於重載過程,也是靠參量類型來辨別究竟調用哪一個過程。【例3.6.8】PROCEDURECAL(V1,V2:INREAL;SIGNALOUT1:INOUTINTEGER);PROCEDURECAL(V1,V2:ININTEGER;SIGNALOUT1:INOUTREAL);…CAL(20.15,1.42,SIGN1); --調用第一個重載過程CAL,SIGN1為INOUT式的整數信號CAL(23,320,SIGN2); --調用第二個重載過程CAL,SIGN1為INOUT式的實數信號…如前所述,在過程結構中的語句是順序執行的,調用者在調用過程前應先將初始值傳遞給過程的輸入參數。一旦調用,即啟動過程語句,按順序自上而下執行過程中的語句,執行結束後,將輸出值返回到調用者的“OUT”和“INOUT”所定義的變數或信號中。3.7庫、程式包及其他3.7.1庫(LIBRARY)在利用VHDL進行工程設計中,為了提高設計效率以及使設計遵循某些統一的語言標準或數據格式,有必要將一些有用的資訊彙集在一個或幾個庫中以供調用。這些資訊可以是預先定義好的數據類型、副程式等設計單元的集合體(程式包),或預先設計好的各種設計實體(元件庫程式包)。因此,可以把庫看成是一種用來存儲預先完成的程式包和數據集合體的倉庫。庫(LIBRARY)的語句格式如下:LIBRARY庫名;這一語句即相當於為其後的設計實體打開了以此庫名命名的庫,以便設計實體可以利用其中的程式包。如語句“LIBRARYIEEE;”表示打開IEEE庫。1.庫的種類VHDL程式設計中常用的庫有4種。1)IEEE庫IEEE庫是VHDL設計中最為常見的庫,它包含有IEEE標準的程式包和其他一些支持工業標準的程式包。IEEE庫中的標準程式包主要包括STD_LOGIC_1164,NUMERIC_BIT和NUMERIC_STD等程式包。其中的STD_LOGIC_1164是最重要的最常用的程式包,大部分基於數字系統設計的程式包都是以此程式包中設定的標準為基礎的。ENTITYSN74373IS --SN74373器件介面說明PORT(D:INSTD_LOGIC_VECTOR(8DOWNTO1); --定義8位輸入信號OEN:INSTD_LOGIC;G:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(8DOWNTO1);--定義8位輸出信號ENDENTITYSN74373;ARCHITECTUREONEOFSN74373ISCOMPONENTLATCH --聲明調用前面描述的1位鎖存器PORT(D,ENA:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDCOMPONENT;SIGNALSIG_MID:STD_LOGIC_VECTOR(8DOWNTO1);BEGINGELATCH:FORINUMIN1TO8GENERATE--用FOR_GENERATE語句迴圈例化8個1鎖存器LATCHX:LATCHPORTMAP(D(INUM),G,SIG_MID(INUM));--位置

文档评论(0)

子不语 + 关注
官方认证
服务提供商

平安喜乐网络服务,专业制作各类课件,总结,范文等文档,在能力范围内尽量做到有求必应,感谢

认证主体菏泽喜乐网络科技有限公司
IP属地山东
统一社会信用代码/组织机构代码
91371726MA7HJ4DL48

1亿VIP精品文档

相关文档