南昌大学eda实验报告.docVIP

实验报告

课程名称：EDA技术实用教程

指导老师：

学生姓名：

学号：

专业班级：通信工程134班

2015年12月7日

目录

实验一、全加器设计实验

实验二、模可变计数器设计实验

实验三、序列信号发生和检测器设计实验

实验四、交通灯控制器设计实验

实验五、多功能数字钟设计实验

实验六、出租车计费器设计实验

本课程总结

一、全加器设计实验

实验目的

熟悉建立文件夹和建立工程的整个过程。

学会建立波形文件。

学会将文件下载到板子上。

设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现模可变计数器功能，具体要求如下：

1、利用书上的程序，完成实验目的，实现两个一位二进制数的相加，并将进位输出。

主要仪器设备

1、微机 1台

2、QuartusII集成开发软件 1套

3、EDA实验装置 1套

实验思路

由于要用到例化语句，所以需要将文件都放在一个文件夹里然后创建工程。选择文件夹和名称。

添加文件

选择实验室用的芯片

选择仿真工具

半加器真值表如下

A

B

SO

CO

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

其中A和B为输入信号，SO为和值输出，CO为进位输出。程序如下。

modulebanjia(A,B,SO,CO);

inputA,B;

outputSO,CO;

assignSO=A^B;

assignCO=AB;

Endmodule

由真值表可得输入信号A和B异或可作为和值输出，相与可作为进位输出。

全加器真值表如下

Ain

Bin

Cin

Cout

Sum

0

0

0

0

0

0

1

0

0

1

1

0

0

0

1

1

1

0

1

0

0

0

1

0

1

0

1

1

1

0

1

0

1

1

0

1

1

1

1

1

ain和bin为输入信号，cin为进位信号与ain和bin一起相加，cout为进位出书，sum为和值输出。程序如下。

modulequanjia(ain,bin,cin,cout,sum);

outputcout,sum;

inputain,bin,cin;

wirenet1,net2,net3;

banjiaU1(ain,bin,net1,net2);

banjiaU2(.A(net1),.SO(sum),.B(cin),.CO(net3));

orU3(cout,net2,net3);

Endmodule

这里用了例化语句调用了一个半加器的模块让ain与bin通过半加器的相加之后的和值net1作为一个输入信号再与进位信号cin相加作为和值sum，ain与bin相加产生的进位信号net2和ain与bin的和值net1与cin相加产生的进位信号net3相或作为整体的进位输出cout，便可完成真值表的要求。

时序仿真

添加文件

添加引脚

然后对输入信号进行赋值，赋值为周期性信号。编译后保存。

仿真后效果如下

将程序烧入板子如下

实验总结

因为这个是第一次进EDA实验室，对软件硬件都不了解。遇到很多的简单问题，也就是操作上的不熟练。对照书本上的步骤一步一步操作，才能完成。真应该加强动手能力。通过这次实验理解了全加器的原理和例化语句的使用，初步对EDA实验产生了兴趣。

二、模可变计数器设计

实验目的

进一步熟悉实验装置和QuartusⅡ软件的使用；

进一步熟悉和掌握EDA设计流程；

学习简单组合、时序电路的EDA设计；

学习计数器中二进制码到BCD码的转换技巧；

5、学习实验装置上数码管的输出方法。

设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现模可变计数器功能，具体要求如下：

设置一个按键控制改变模值，按键按下时模为10-99之间（具体数值自行确定）的数，没按下时模为100-199之间（具体数值自行确定）的数；

计数结果用三位数码管十进制显示。

主要仪器设备

1、微机 1台

2、QuartusII集成开发软件 1套

3、EDA实验装置 1套

实验思路

总体程序如下

modulejishuqi(CLK,rst,M,SG,en,q,d);

inputCLK,rst,en;

input