《电气工程与电子技术基础》课件.pptVIP

*************************************组合逻辑电路分析方法确定电路的输入和输出端根据电路结构写出各节点的逻辑表达式层层代入，得到输出与输入的关系列出真值表或波形图分析电路功能及性能指标设计步骤明确设计任务和技术指标确定输入、输出变量及其编码建立逻辑函数（真值表或表达式）逻辑函数化简（卡诺图或代数法）转换为目标门电路形式绘制电路图并验证功能实现技术分立门电路：灵活但体积大中规模集成电路(MSI)：功能模块可编程逻辑器件(PLD)：灵活高效现场可编程门阵列(FPGA)：大规模设计专用集成电路(ASIC)：大批量生产组合逻辑电路的输出仅取决于当前输入状态，与过去的状态无关。在设计过程中，需要考虑电路的传输延迟、扇入扇出能力、功耗等性能指标。常见的组合逻辑电路包括编码器、译码器、数据选择器、加法器等。在实际应用中，组合逻辑电路可能存在竞争冒险现象，当多个输入同时变化时，可能在短时间内产生错误的输出信号。解决方法包括：添加延迟元件、使用冗余项（覆盖相邻最小项）、确保输入信号变化的时序关系等。编码器与译码器编码器编码器(Encoder)是将2?个输入信号编码成n位二进制代码的组合逻辑电路。特点：多路输入，少路输出一次只能有一个输入有效通常带有使能端主要类型：普通编码器：不处理优先级优先编码器：输入有优先级键盘编码器：扫描矩阵键盘译码器译码器(Decoder)是将n位二进制代码译码成2?个输出信号的组合逻辑电路。特点：少路输入，多路输出一次只有一个输出有效通常带有使能端主要类型：二进制译码器：如3-8译码器BCD译码器：如BCD-7段显示译码器地址译码器：存储器地址选择应用实例编码器与译码器的典型应用：键盘输入处理数码管显示驱动地址空间分配信号多路转换指令译码存储器寻址扩展方法：并联扩展：增加输入/输出位数层次扩展：使用低位译码器的输出使能高位译码器数据选择器与分配器数据选择器数据选择器(Multiplexer，简称MUX)是一种能从多个输入信号中选择一个通过到输出端的电路。基本结构：n个地址线，能选择2?个数据输入一个数据输出通常带有使能控制端工作原理：地址线的状态决定哪一路输入信号通过到输出端。数据分配器数据分配器(Demultiplexer，简称DEMUX)是选择器的逆操作，将一个输入信号分配到多个输出端中的一个。基本结构：一个数据输入n个地址线，控制2?个输出通常带有使能控制端工作原理：地址线的状态决定输入信号传送到哪一路输出端。扩展方法当需要处理的数据路数超过单个器件能力时，需要进行扩展：位扩展：处理更宽的数据位增加输入/输出路数：可用多级树形结构选择器与分配器的级联：通过层次结构实现大规模选择/分配级联时需注意时序问题和传输延迟的累积影响。数据选择器和分配器在数字系统中有广泛应用：多路数据切换、时分多路复用通信系统、并串转换、实现组合逻辑函数等。利用选择器实现组合逻辑函数是一种重要应用，可以将任意n变量组合逻辑函数用一个2?输入选择器实现，选择器的地址输入为变量，数据输入接真值表对应结果。加法器与比较器半加器实现一位二进制加法，不考虑来自低位的进位。两个输入：A和B两个输出：和S和进位C逻辑关系：S=A⊕B,C=A·B全加器实现一位二进制加法，考虑低位进位。三个输入：A、B和进位Cin两个输出：和S和进位Cout逻辑关系：S=A⊕B⊕Cin,Cout=A·B+(A⊕B)·Cin并行加法器多位二进制数的并行加法器。结构：n个全加器级联，低位进位输出连接高位进位输入类型：行波进位加法器、先行进位加法器、超前进位加法器特点：行波式结构简单但速度慢，先行进位结构复杂但速度快数值比较器比较两个二进制数的大小关系。输入：两个n位二进制数A和B输出：三种关系指示AB、A=B、AB实现方法：从高位往低位逐位比较或使用减法器判断差值符号触发器触发器类型特征方程工作特点主要应用RS触发器Q(t+1)=S+R·Q(t)两个输入R、S，R=S=1为禁止状态基本存储单元JK触发器Q(t+1)=J·Q(t)+K·Q(t)RS触发器改进型，J=K=1时翻转计数器、分频器D触发器Q(t+1)=D一个输入D，下一状态等于D寄存器、移位寄存器T触发器Q(t+1)=T⊕Q(t)一个输入T，T=1时翻转，T=0时保持二进制计数器触发器是时序逻辑电路的基本存储单元，能够存储一位二进制信息。根据时钟控制方式，