数字电路课件第五章触发器.pptVIP

《数字电子技术基础》（第五版）电子信息研究室■《数字电子技术基础》（第五版）电子信息研究室■5.1概述5.2SR锁存器5.3~5.5电平触发、脉冲触发及边沿触发的触发器（内部结构一般了解）5.6触发器的逻辑功能及描述方法第五章触发器5.1概述触发器（FlipFlop，简写为FF）是一能够存储一位二值信号的基本单元电路。一、定义：有两个能自行保持的稳定状态，即稳定状态0、1。可以置1或0状态。二、基本特点：按触发方式（电平，脉冲，边沿）按逻辑功能（SR,JK,D,T）按存储数据的原理不同分：静态和动态触发器。分类5.2SR锁存器一、电路结构正是由于引入反馈，才使电路具有记忆功能!两个输入端两个输出端反馈反馈逻辑符号输入RD=0,SD=0时0000设Q为触发器的原状态（初态），即触发信号输入前的状态；Q*为触发器的新状态（次态），即触发信号输入后的状态。二、功能分析101001输出保持原状态：010110输出保持原状态：保持！00输入RD=0,SD=1时01010110输出变为：11001010输出保持：置“1”！输入RD=1,SD=0时00110101输出仍保持：10010101输出变为：置“0”！输入RD=1,SD=1时1100输出：全是0注意：当RD、SD同时由1变为0时，翻转快的门输出变为1，另一个不得翻转。因此，该状态为不定状态。SR锁存器的特性表约束条件：RD.SD=0不定保持置1置00000001110011011010001101100①1110①三、动作特点SD：直接置1端；RD：直接置0端。（均是高电平有效）在任何时刻，输入都能直接改变输出的状态。1100111101010111100010100001①0011①特性表四、存在问题：1、输入端信号变化，输出随之变化，无法在时间上加以控制；2、存在约束条件：即RD.SD=0。例题分析：P218例保持不定置111111①1001①00001010001111010100011置05.3电平触发的SR触发器（同步SR触发器）一、电路结构与工作原理00XX011XX01100110011011①1111①01101110011110110010001*QQRSCLK在CLK=1的全部时间里，S和R的变化才会引起输出状态的变化。输入控制门+SR锁存器带有异步端的同步SR触发器的电路结构异步置0端异步置1端平时常为1平时常为1存在问题：在CLK=1期间存在多次翻转问题。”动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。触发器的状态的变化发生在CLK信号的下降沿（或上升沿）；CLK有效的全部时间内输入信号的任何变化都可能会影响输出。脉冲触发的触发器电路结构与工作原理二、动作特点：XXXX0000001110011011010001101101*1111*边沿触发器的电路结构与动作特点动作特点：触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态，而在CLK=1或CLK=0期间，输入端的任何变化都不影响输出。5.6触发器的逻辑功能描述及其转换方法5.6.1触发器按逻辑功能的分类5.6.2触发器按逻辑功能与电路结构的关系5.6.3触发器的逻辑功能转换触发器的逻辑功能是指触发器的次态和初态及输入信号之间在稳态下的逻辑关系。逻辑功能可采用特性表、特性方程、状态转换图和波形图（或称时序图）来描述。时钟控制的触发器，介绍的是边沿触发器。5.6.1触发器按逻辑功能的分类1、SR触发器上升沿触发（2）特性表约束条件：R.S=011000①1110①01101100010110110010000（3）特性方程：（4）状态转换图约束条件：R.S=011000①1110①0110