网站大量收购独家精品文档,联系QQ:2885784924

数字电路逻辑设计第三章集成逻辑门.pptVIP

数字电路逻辑设计第三章集成逻辑门.ppt

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

3、TTL与非门的输出特性灌电流越大,饱和拉电流越大,饱程度越轻,输出V0和加深,V0下降加大。4、平均延迟时间tpd

第三章已讲过了,是一个综合速度参数。6、其他参数输入漏电流示意图总之,输入漏电流是前级门电路的拉流负载,漏电

流太大,会使前级输出高电平幅度下降。

(2)扇入、扇出系数扇入指输入端的个数。1扇出是指一个输出端,在保证输出低电平VOL不大于235v的条件下,能驱动同类门的最多个数。用N0表示。3IOMAXIOMAX为VOL?0.35V的最大灌流4N0=————5IISIIS为输入短路电流6通常NO?87(三)、TTL或非门、异或门、OC门和三态门2、TTL异或门PXWY=WW=P+XP=A?BY=A?B+A?BX=A?B3、集电极开路的TTL与非门(OC门)OC门的并联(线与)使用举例RC的取值要考虑输出高电平时,内阻不要太大,还要考虑输出低电平能否足够低(饱和深度)使用OC门时,别忘了外加拉高电阻RC。那是你要做的事!4、三态输出门

三态:电路输出端可以处于三种状态:高电平、低电平和悬空态。

推拉输出的特点是T3、T4轮流导通,如果我们使T3、

T4全都截止,则输出端处于悬空态,也称高阻态。(四)、其他系列TTL门电路

除前面分析的74XX标准系列外,TTL门电路还有其他

几个系列,主要区别在于功耗的大小,速度的快慢。

功耗和速度指标是相互制约的,通常用功耗--延迟积

(pd积,越小越好)来综合评价门电路的性能。74HXX系列与非门电路74SXX系列与非门电路74LSXX系列与非门电路三、发射极耦合逻辑(ECL)门

了解基本原理主要特点:ECL门的优点是速度快,因为它不用饱和态。另一优点是工作电流平稳,没有动态尖峰。ECL门的缺点是高、低电平太接近(约0.8V)抗干扰能力差。另一个缺点是功耗较大。也叫合并型晶体管逻辑(MTL),其优01点是以恒流源供电的非门为基本单元,电路02结构简单,集成度高、功耗较低,延迟小,03速度快。04缺点是高低电平摆幅较小,约0.6V,抗05干扰能力差。06附:集成注入逻辑(I2L)MOS逻辑门

MOS型电路是另一种常用电路,MOS意为金属—氧

化物半导体(Metal-OxideSemiconductor)MOS管除分N沟道、P沟道外,还分增强型和耗尽型。

增强型栅压为0无沟道,耗尽型栅压为0也有沟道。用输出特性曲线说明三个区的情况:3、转移特性和跨导gmVGS和IDS的关系01通常用跨导表示:02?IDS03gm=————04?VG

文档评论(0)

SYWL2019 + 关注
官方认证
文档贡献者

权威、专业、丰富

认证主体四川尚阅网络信息科技有限公司
IP属地四川
统一社会信用代码/组织机构代码
91510100MA6716HC2Y

1亿VIP精品文档

相关文档