数字电子技术基础(第三版周良权).pptVIP

01010001111（2）当同步RS触发器接成计数状态时，容易发生空翻。设Q=0，当CP=1脉冲到来时，G4输出0，G2输出1，Q由0变为1。如果CP=1继续保持，G3输出0，引起由0变以1，而Q由1变以0。此时出现空翻。同步D触发器所谓异步是复位和置位时不受时钟脉冲CP的控制。包含主触发器和从触发器两大部分及其控制门，传输门由两个互补的信号C和非C控制。D为数据输入端，Q和非Q为输出端。SD、RD为异步直接置位（置1）和复位（置0）端。1、电路结构及符号2、工作原理和逻辑功能分析0102030405异步复位和置位功能无论CP处于何种状态SD=1，RD=0两个输出端和SD、RD构成或非门基本RS触发器。SD=0，RD=1只有RD=SD=0时，才能使CP、D产生逻辑功能。（2）D和CP的触发作用分析RD=SD=0时，D触发器的工作情况。CP=0时，C=0，TG1、TG4导通，TG2、TG3截止，主、从触发器之间由TG3隔离，使信号锁存于主触发器；从触发器通过TG4闭环反馈自锁，保持原来Q的状态。RD=SD=0时，主从触发器由互补的时钟脉冲分别控制两部分。它具有边沿触发器的特性，故称为主从型边沿D触发器。CP=1时，C=1，TG1、TG4截止，TG2、TG3导通，输入通道被封锁，主触发器通过TG2保持CP上升沿到来前的一瞬间所接收的D信号，而从触发器Q的状态根据Z1的状态变化而变化。3、D触发器逻辑功能的表示D触发器具有置0，置1的功能。特性方程当CP上升沿触发时钟信号CP输入D初态次态功能说明1000100置0与D同状态1110111置1与D同状态0×0101不动作保持初态QnD触发器的真值表和状态转换图4.3时钟脉冲边沿触发的触发器1、维持阻塞边沿D触发器电路结构和逻辑符号各组成部分的功能输入端D,为异步置位端，为异步复位端。作用是人为地置1或置0，连线1，2，3，4分别称为置0维持线，阻塞置1线，置1维持线和阻塞置0线。SD=RD=1，D=0，CP=0时，G3、G4、G6输出1，G5输出0，，Q保持不变。SD=RD=1，D=0，CP=1时，G4输出为0，，G6不变，G3，G5组成的基本RS触发器输入全为1，输出保持不变，。G1、G2组成的RS触发器置0。D=0时维持阻塞D触发器工作原理线1、2的作用保证D=0时，在CP上升沿瞬间使触发器置0。线3、4的作用保证D=1时，在CP上升沿瞬间使触发器置1。这样的触发器具有抗干扰能力、工作稳定可靠。SD=RD=1，D=1，CP=1时，G3输出0，Q置1。SD=RD=1，D=1，CP=0时，G3、G4输出1，G6输出0，G5输出1。2、主从型CMOS边沿D触发器电路结构和逻辑符号例已知维持阻塞边沿D触发器输入CP和D信号的波形（已知），如图所示，试画出输出端Q和的波形。电路结构负边沿触发器输出状态是根据CP下降沿到达瞬间输入信号的状态来决定的。而在CP变化前后，输入信号状态变化对触发器状态都不产生影响。下降沿触发的JK触发器集成触发器集成触发器数字电子技术集成触发器数字电子技术集成触发器基本RS触发器第4章集成触发器触发器应用举例同步触发器时钟脉冲边沿触发的触发器T触发器和T’触发器本章教学基本要求要知道：触发器的工作特点、基本RS触发器功能，同步触发器特点，脉冲边沿触发器工作特点，T和T’触发器的功能。会画出：与非门、或非门组成基本RS触发器的电路及逻辑符号图，上升边沿触发的D触发器、下边沿触发的JK触发器和逻辑符号图及其输出波形图，用JK和D触发器构成T’触发器的连线图。会写出：RS触发器、D触发器、JK触发器的状态方程式。会背出：JK触发器的输出Q的次态在CP下降沿作用下与输入JK状态的关系。会使用：集成触发器直接置位、复位端SD、RD和的状态在各种情况下的设置方法。SD、RD在数字电路系统中，经常采用触发器以及由它们与各种门电路一起组成的时序逻辑电路。时序逻辑电路的特点是：输出状态不仅取决