数字系统设计教学资料-第四章时序逻辑电路.pptxVIP

本章目录不当的设计实例误用异步复位误用门控时钟误用派生时钟功耗考虑计数器二进制计数器格雷码计数器环形计数器线性反馈移位寄存器（LFSR）寄存器充当快速临时存储

同步设计在设计规模巨大、复杂的系统时是最重要的。在过去，一些非同步的设计实践被用来节约芯片和面积滥用异步复位滥用门控时钟滥用派生时钟12时序电路设计：实践

原则：在寄存器正常工作的时候，不要用复位信号来清空寄存器。01这里有一个不太实用的10进制计数器例子，当计数值达到“1010”时，立刻清空计数器。02误用异步复位

误用异步复位libraryieee;useieee.std_logic_1164.all;use;entitymod10_counterisport(clk,reset:instd_logic;q:outstd_logic_vector(3downto0));endmod10_counter;architecturepoor_async_archofmod10_counterissignalr_reg:unsigned(3downto0);signalr_next:unsigned(3downto0);signalasync_clr:std_logic;begin--registerprocess(clk,async_clr)beginif(async_clr=’1’)thenr_reg=(others=’0’);elsif(clk’eventandclk=’1’)thenr_reg=r_next;endif;endprocess;--asynchronousclearasync_clr=’1’when(reset=’1’orr_reg=1010)else’0’;--nextstateandoutputlogicr_next=r_reg+1;q=std_logic_vector(r_reg);endpoor_async_arch;

误用异步复位问题所在：从“1001”到“0000”的跳转时，经过了“1010”状态（如时序图所示）。在驱动aync_clr信号的组合逻辑中，任意的毛刺都会复位计数器不能应用时序分析来决定最大的时钟频率因此，异步复位信号只能在上电初始化的时候使用！

误用异步复位补救方法：同步载入“0000”。architecturetwo_seg_archofmod10_counterissignalr_reg:unsigned(3downto0);signalr_next:unsigned(3downto0);begin--registerprocess(clk,reset)beginif(reset=’1’)thenr_reg=(others=’0’);elsif(clk’eventandclk=’1’)thenr_reg=r_next;endif;endprocess;--next-statelogicr_next=(others=’0’)whenr_reg=9elser_reg+1;--outputlogicq=std_logic_vector(r_reg);endtwo_seg_arch;

误用门控时钟原则：不能插入逻辑（例如与门）来阻止时钟更新寄存器的值时钟树是一种特殊的设计结构，不能被外部干涉。考虑一个带有使能信号的计数器，一种实现使能的方法是和clk信号相与，如下图所示。使用门控时钟来禁用触发器12

误用门控时钟存在的问题：en不能改变clk，有可能仅仅是减少触发器时钟的时钟脉冲宽度。如果en易受毛刺影响，计数器可能会比预想的计数要多。由于时钟路径里面存在与门，会影响分布时钟树的构建和分析。下面给出一种简单但不实用的解决方法。

误用门控时钟libraryieee;useieee.std_logic_1164.all;use;entitybinary_counterisport(clk,reset:instd_logic;en:instd_logic;q:outstd_logic_vector(3downto0));endbinary_counter;architecturegated_clk_archofbinary_counter