常用时序逻辑电路课件.pptVIP

§6.3.1.3非同步計數器每位二進位數用一個T’觸發器計數低位的進位信號作為相鄰高位的計數脈衝非同步二進位加法計數器*§6.3.1.3非同步計數器非同步二進位減法計數器*§6.3.1.3非同步計數器非同步計數器的特點定義：當時鐘脈衝輸入的時候，觸發器的翻轉是有先後因果關係的，不是同時發生的。優點結構簡單缺點各個觸發器各級的信號驅動是串行連接的，在最不利的情況下，要經過各級觸發器傳輸延遲之和後，新狀態才能穩定的建立起來，故而工作頻率低；電路狀態的解碼存在競爭冒險，可能會形成錯誤的毛刺觸發脈衝。*§6.3.1.3非同步計數器課題：設計非同步五進制計數器參見“非同步時序邏輯設計”C11J1KC11J1KC11J1KQ0Q1Q2CPQ0Q1Q2或Z*§6.3.1.3非同步計數器時鐘方程：CP0=CP（下降沿）CP1=Q0（由1→0時）CP2=Q1（由1→0時）CP3=Q0（由1→0時）驅動方程：狀態方程：非同步十進位加法計數器*CP0=CP（下降沿）CP1=Q0（由1→0時）CP2=Q1（由1→0時）CP3=Q0（由1→0時）教材中提到：“在分析一些比較簡單的非同步時序電路時，可以採取從物理概念出發直接畫波形圖的方法分析它的功能，而不一定按前面介紹的非同步時序電路的分析方法去寫方程式。”筆者認為：以我個人的經驗恰恰相反，實際上如果只有知道功能，才能推出所謂的“物理概念”。除非電路非常簡單，否則，按照一定步驟解決問題，一般效率和準確程度都優於畫時序圖（波形圖）。筆者認為：倒是在設計中，可以利用一些“物理概念”。4進制解碼，當11時，移位寄存置0CPcp1*§6.3.1.3非同步計數器非同步二~五~十進制計數器C11J1KC11J1KC11J1KQ1Q2Q3C11J1KQ0cp0cp1*§6.3.1.3非同步計數器二~五~十進位非同步計數器74LS290用下降沿觸發的邊沿JK觸發器代替主從JK兩個R輸入端為置0輸入端兩個S輸入端為置9輸入端*6.3.2任意進制計數器計數器的級聯兩個模N計數器級聯，可實現N×N的計數器並行進位法串行進位法*6.3.2任意進制計數器任意進制計數器的構成方法用已有計數器產品經過外電路連接，形成任意進制計數器。假定已有N進制計數器，需要得到M進制計數器，分兩種情況討論：MN的情況MN的情況*6.3.2任意進制計數器當MN的情況置零法和置數法同步非同步同步非同步注意同步與非同步!*根據計數的週期（範圍）分類，不同的進制（有效迴圈的狀態的數目）；根據電路內部狀態變化的規律。定義：同步計數器——當時鐘脈衝輸入的時候，觸發器的翻轉是同時發生的；非同步計數器，觸發器的翻轉是有先後因果關係的，不是同時發生的。*對於“與”輸入端，比如說是與非門；對於控制信號而言，如果為0的時候，輸出恒為1，輸出不能體現除控制信號之外的輸入信號的變化，故被稱為“封鎖”；反之，當控制信號為1，門電路對於除了控制信號之外的輸入信號，只是一級反相器，故稱為“打開”。這裏採用了下降邊沿觸發的JK觸發器，但由於對時鐘脈衝（這裏是計數脈衝）的反相，對CP，仍是上升邊沿觸發。~D=0，”打開“G8和G9；另外封鎖G16（或門，輸出恒為1），打開J0和K0；這時候J,K被連接成D觸發器的狀態，同步置數。所謂同步置數，是指置數操作受時鐘（計數）脈衝控制，要下一個脈衝沿到達時，才能置數。*這裏CPi表示一個完整的時鐘脈衝，既不表示高電平也不表示低電平，而是指一個脈衝信號。CP計數輸入脈衝*Up,Down*或上~Q3Q2Q1~Q0與上~（~Q3Q2Q1~Q0）考慮無關項，則(1)或上Q3Q0(2)與上…*回顧——非同步時序邏輯電路的定義*已有N進制計數器，要得到M進制計數器，要設法跳過N-M個狀態置零法又叫作複位法（實際上一般非同步置零才叫作複位）；而非同步置零法又叫作清零法。置數法又叫作置位法。*由於置零信號隨著計數器被置零（實際上是指脫離SM狀態）而立即消失，所以置零信號的持續時間極短，如果觸發器的複位速度有快有慢，可能動作慢的觸發器還未來得及複位，置零信號已經消失。可靠性不高。基本RS，~R和~S，當SM解碼時，對Q置位，這時CP=1；隨後如果~S消失，但基本RS保持。當CP的低電平到達時，Q被複位。置零的寬度與CP的高電平脈衝寬度相等。有的電