时序逻辑电路-数字电子技术.pptxVIP

一句话说得合宜，就如金苹果在银网子里。箴言25:11

上次课主要内容同步RS触发器同步D触发器同步JK触发器边沿触发器触发器之间的相互转换

01总结03边沿触发抗干扰能力强，且不存在空翻，应用较广泛。02在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。

74LS74为双上升沿D触发器CP为时钟输入端;D为数据输入端;Q，为互补输出端;和用来设置初始状态。为直接复位端,低电平有效;为直接置位端，低电平有效;集成D触发器

74LS74管脚排列图

CMOS触发器与TTL触发器一样，种类繁多。常用的集成触发器有74HC74（D触发器）和CC4027（JK触发）。用时注意CMOS触发器电源电压为3~18V。CMOS触发器

CMOS触发器管脚排列图

CC4027的功能表输入输出RDSDCPJKQ10100000110000×××1111×××00011011011Qn01101Qn10Qn

第7章时序逻辑电路

时序电路的特点01时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。027.1概述

2、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。逻辑表达式有：输出方程状态方程激励方程

根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。3、时序电路的分类

电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能12357.2.1同步时序逻辑电路的分析方法一、基本分析步骤：计算4

例01时钟方程：02输出方程：03输出仅与电路现态有关，为穆尔型时序电路。04同步时序电路的时钟方程可省去不写。05驱动方程：06107写方程式08二、分析举例：

2求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：

计算、列状态表300000101001110010111011100101110111100001010011000001100

画状态图、时序图4状态图

5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。

例01输出方程：02输出与输入有关，为米利型时序电路。03同步时序电路，时钟方程省去。04驱动方程：05106写方程式07

2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：123

计算、列状态表3

45电路功能由状态图可以看出，当输入X＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图

例驱动方程：1写方程式异步时序逻辑电路的分析方法异步时序电路，时钟方程：电路没有单独的输出，为穆尔型时序电路。

2求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：

计算、列状态表3

45电路功能由状态图可