常用时序逻辑电路课件.pptVIP

§6.3.3.2序列信號發生器——回饋移位型回饋移位形序列信號發生器的設計步驟1.確定線性移位寄存器的階數（D觸發器的個數）準則：序列長度為n，寄存器個數至少準則：僅以上面提到的寄存器個數，並不是所有的輸出序列都可以用“回饋型”實現，要求——在一個週期內狀態編碼不能重複。如;用3個不可以）如：000100110101111;（用4個可以）0101*§6.3.3.2序列信號發生器——回饋移位型通過案例理解回饋移位型序列信號發生器的設計過程——例15：設計一個序列信號發生器，在時鐘脈衝作用下，可以串行地依次輸出{111101011001000}解：步驟1：檢查——可用_4_個寄存器構成；選定觸發器——Q3Q2Q1Q0步驟2,3：注意：D0=1的時候所對應的最小項；這些最小項的和構成回饋方程。*回憶“第四章”（第四版），“第五章”（第五版）*兩片4位加法器74283和4片移位寄存器74LS194A加法器接成8位並行加法器每兩片194A接成兩個8位串行移位寄存器計算電路*涵蓋了所謂“順序脈衝發生器”的範疇*注意：這裏採用8選1數據選擇器是大材小用，實際上只用到選擇器內部的全地址解碼電路。用4選1也可完成任務。*思考：同步計數器會不會產生解碼的競爭冒險？答：會，因為製造的器件不一致。*回憶：多輸入多輸出的組合邏輯電路解碼器注意輸出為反邏輯*計數迴圈過程中任意兩個相鄰的編碼狀態之間僅有（有且僅有）一個觸發器狀態不同，可以從根本上避免競爭冒險。聯想，如果用格雷碼計數器，也可以避免解碼的“競爭冒險”*其中：第二步可以將回饋方程化成最小項之和的形式當下一個時鐘脈衝觸發的時候，存入最低一階寄存器的數碼（0或1）取決於回饋方程列出所有的狀態，每個狀態的轉移狀態可以被完全確定*將{000100110101111}改為*兩種列表技巧，任選其一。每次列出{Q3Q2Q1Q0}，全列出後按照移位寄存器的Q0n+1=D0的關係，根據下一行的Q0n+1反推斷上一行的D0。每行列出{Q3Q2Q1Q0}+D0，即列出序列中連續5個二進位數值。由於1的概念較明確些，推薦用方法1。*由兩個m序列優選對逐位模2加得到。當改變其中一個序列的相位時，又可得到一個新的Gold序列。Gold序列雖然是由m序列模2加得到的，但它已不再是m序列，不過它仍具有m序列優選對類同的自相關和互相關特性，而且構造簡單，產生的序列數多，因而獲得廣泛的應用。*§6.3常用時序邏輯電路計數器同步計數器十六進制加法/減法/可逆計數器十進位加法/減法/可逆計數器非同步計數器移位寄存型計數器（“環形計數器”）——環形和扭環型寄存器序列信號發生器計數器和解碼器構成說明：解碼器的構成包括：門電路/解碼器/數據選擇器/記憶體移位寄存器和回饋邏輯構成特例：移位寄存型計數器——環形和扭環型，自啟動設計應用順序脈衝發生器，小m序列發生器……Part04Part05*§6.3.2寄存器具有接收和寄存二進位數碼的邏輯功能用n個觸發器就可以存儲n位二進位數功能表數碼寄存器*§6.3.2寄存器單向移位寄存器數碼移動狀況移位寄存器*§6.3.2寄存器雙向移位寄存器74194S0*§6.3.2寄存器移位寄存器擴展8位雙向移位寄存器*§6.3.2寄存器對於給定的CP1/2，Y=8M+2N第四版書中例題[例5.3.1]第五版書中例題[例6.3.1]*§6.3.3序列信號發生器序列信號時鐘脈衝作用下，一串特定的串行數字信號，或者，一組相互關聯並行的多串“序列”信號用途數字編碼信號的傳輸、測試和編碼/解碼方法計數器+解碼解碼的實現：門電路組合邏輯/解碼器/數選/記憶體移位寄存器+回饋邏輯*§6.3.3.1序列信號發生器——計數解碼型用計數器和數據選擇器設計的序列信號發生器例12：產生序列信號{00010111}解：確定方案：八進制計數器，3位計數值解碼選擇計數器：3位二進位計數器以上，如：加法，自然二進位編碼。選擇解碼器：例如：本例，採用數據選擇器注意：本例中數選器輸出為反邏輯*§6.3.3.1序列信號發生器——計數解碼型產生序列信號00010111思考：這裏的數據選擇器是否大材小用？*§6.3.3.1序列信號發生器——計數解碼型應用：順序脈衝發生器實