第六讲 CPU结构设计.pptVIP

加法运算实现过程微操作控制信号功能说明A--ALU，B--ALUM=0；Cn=1；S3…S0=1001暂存器数据送到ALU，选择不带进位算术加法运算ALU--BUS/ALU_EN=0ALU输出使能，ALU运算结果输出到数据总线BUS--R0M_Rn;WRRi寄存器使能，写信号有效，数据通过总线写入R0寄存器执行指令算术逻辑部件电路实现暂存器A暂存器B程序状态标志设计算术逻辑运算影响程序状态AC(PSW.0)辅助进位标志位，用于BCD码的十进制调整运算。CY(PSW.1)进位标志位在执行算术指令时，指示运算是否产生进位。ZN(PSW.2)零标志位用来判断最近一次的运算结果是否为零。OV(PSW.3)溢出标志位在执行算术指令时，指示运算是否产生溢出。程序状态标志设计用户可以访问和控制程序状态具有置位、清零、数据存储功能集成置位、清零功能的D触发器程序状态电路实现AC辅助进位标志CY进位标志ZN零标志位OV溢出标志11.本课程设计的CPU程序状态信息包括进位零标志位溢出奇偶标志位ABCD提交多选题1分此题未设置答案，请点击右侧设置按钮移位寄存器设计逻辑左移逻辑右移循环逻辑左移循环逻辑右移移位寄存器电路实现F[1..0]操作选择[00]直接传送[01]循环右移[10]循环左移[11]逻辑左移当ALU_EN信号使能时，通过74244三态缓冲器，将结果输出到数据总线上。四选一选择电路RLR0；循环左移循环左移运算实现过程RLR0;指令编码为01111000，即78H取指操作微操作控制信号功能说明PC--ADDR[11..0]M_ROM;/ROM_ENROM片选信号有效，PC指向程序入口地址BUS--IR;PC+1--PCLDIR1;M_PCIR使能，微指令通过总线传送到IR，PC+1。循环左移运算实现过程微操作控制信号功能说明R0--BUSRDRi，/Ri_EN寄存器读使能，读信号有效，R0数据送到数据总线BUS--AM_A暂存器A使能，数据从总线输入到暂存器A取操作数循环左移运算实现过程微操作控制信号功能说明A--ALU，M=0；Cn=1；S3…S0=0000暂存器数据送到ALU，直接输出到移位寄存器ALU--BUSF1F0=10；/ALU_EN=0循环左移运算，ALU输出使能，ALU运算结果输出到总线BUS--R0M_Rn;WRRi寄存器使能，写信号有效，数据通过总线写入寄存器R0执行指令ALU模块（2）基于VHDL语言的ALU设计clk_ALU=nclk212.本课程所设计的ALU功能包括算术逻辑运算乘法运算移位运算程序状态字ABCD提交多选题1分此题未设置答案，请点击右侧设置按钮6.6.7数据存储器RAM设计MOVRi，direct；MOVdirect，Ri；RAM功能分析数据存储功能数据读写操作（1）RAM端口定义高电平写操作有效，低电平读有效clk_RAM=W2MOVR0,[16H]（2）RAM功能实现读数据操作 clk_RAM上升沿有效，RAM_CS高电平，wr_nRD低电平，nRAM_EN低电平，[AR]?data。写数据操作 clk_RAM上升沿有效，RAM_CS高电平，wr_nRD高电平有效，data?[AR]。6.6.8堆栈指针SP设计MOVSP，#data；PUSHRi;POPRi;SP功能分析数据存储功能加1功能（出栈）减1功能（压栈）（1）SP端口定义clk_SP=nclk1nclk2W2（2）SP功能实现分析数据存储功能clk_SP上升沿有效，SP_CS高电平，data?SP。加1功能（出栈）clk_SP上升沿有效，SP_CS高电平，SP_UP高电平，nSP_EN低电平有效，SP+1?SP,SP?AR。减1功能（压栈）clk_SP上升沿有效，SP_CS高电平，SP_DN高电平，nSP_EN低电平有效，SP-1?SP,SP?AR。13.本课程所设计的堆栈最大容量是多少1024B512B256B128BABCD提交单选题1分此题未设置答案，请点击右侧设置按钮6.6.9IO端口设计MOVP0，Ri；MOVRi，P0；IO端口功能分析输入锁存输出锁存（1）IO端口定义clk_P0=nclk2（2）IO功能