T CASAS 046—2024 碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET）动态反偏(DRB)试验方法.pdfVIP

ICS31.080

CCSL40/49

团体标准

T/CASAS046—2024

碳化硅金属氧化物半导体场效应晶体管

（SiCMOSFET）动态反偏（DRB）

试验方法

Dynamicreversebias（DRB）testmethodforsiliconcarbidemetal‑oxide

semiconductorfiledeffecttransistors（SiCMOSFET）

2024‑11‑19发布2024‑11‑19实施

第三代半导体产业技术创新战略联盟发布

中国标准出版社出版

T/CASAS046—2024

碳化硅金属氧化物半导体场效应晶体管

（SiCMOSFET）动态反偏（DRB）

试验方法

1范围

本文件描述了碳化硅金属氧化物半导体场效应晶体管（SiCMOSFET）的动态反偏（DRB）试验

方法。

本文件适用于单管级和模块级SiCMOSFET用于评估高dV/dt对芯片内部结构快速充电导致的

老化。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文

件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其必威体育精装版版本（包括所有的修改单）适用于本

文件。

GB/T4586—1994半导体器件分立器件第8部分：场效应晶体管

3术语和定义

GB/T4586—1994界定的以及下列术语和定义适用于本文件。

3.1

动态反偏dynamicreversebias；DRB

漏源电压快速开通和关断偏置。

3.2

漏源电压上升速率rateofchangeofdrain‑sourcevoltage

dV/dt

DS

漏源电压上升沿的变化速率。

3.3

开态栅极电压on‑stategate‑sourcevoltage

VGS.on

器件导通的栅极电压。

3.4

关态栅极电压off‑sategate‑sourcevoltage

VGS.off

器件关断的栅极电压。

3.5

最大栅极电压maximumgate‑sourcevoltage

VGS.max

1

T/CASAS046—2024

器件可承受的最大栅极电压。

3.6

推荐最小栅极电压recommendedminimum‑gatesourcevoltage

VGS.min.recom

器件推荐的最小栅极电压，应保证器件关断。

4试验电路

动态反偏试验可采用两种方式：被动模式或主动模式，试验电路图分别如图1和图2所示。V电压

GS

源是在样品上施加栅源电压的源，V电压源是在样品上施加漏源电压的源。被动模式下漏源极电压重

DS

复快速开通和关断，栅极电压保持不变。主动模式下，DUT1为被测器件，DUT2作为陪测器件，DUT1

和DUT2的漏源电压和栅源电压交替开通和关断。

$