组合逻辑电路译码器.pptxVIP

4.3.2译码器1译码：将具有特定含义的二进制代码变换(翻译)成一定的输出信号,以表示二进制代码的原意,这一过程称为译码.实现译码功能的组合电路称为译码器一.二进制译码器译码器的输入：一组二进制代码译码器的输出：一组高低电平信号译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。二进制译码器二—十进制译码器显示译码器译码器Y0Y1Y2Y3Y4Y5Y6Y7A2A1A03-8线

21)二极管与门阵列组成的3线－8线译码器000+5V111000设:“1”=H=+3V;“0”=L=0V;VDON=0.7V=+3VA2(或A1或A0)抢先导通A2A1A0同时导通0.7V0.7V0.7V0.7V0.7V0.7V3.7VA2A1A0同时导通0.7V将一组3位二进制代码译成对应的8个输出信号,即有3根输入线(A2,A1,A0)，8根输出线（Y0—Y7)。组成3线-8线译码器.

逻辑表达式：3真值表输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001常用译码器类型:3线—8线译码器型号:74LS1384线—16线译码器型号:74LS1542线—4线译码器型号:74LS139译码器:实际上是最小项产生电路

4输入输出S1A2A1A00XXX1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111174HC138的功能表：2）74HC138：除有三个输入端外还有三个使能输入端，其中S1要求输入高电平，另外两个要求输入低电平。

5附加控制端集成译码器实例：74HC13815141312111079Y0Y1Y2Y3Y4Y5Y6Y7S2S1S3A064512374x138A1A2

74LS138的逻辑功能6三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端，以及三个控制端（又称使能端）、、。Y0~Y7S1S2S3S1S2S3、，是译码器的控制输入端，当=1、+=0(即=1,和均为0)时，S输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。S1S2S3S1S2S3

74LS139译码器7表2—4译码器功能表译码器的每一个输出函数对应输入变量的一组取值，当使能端有效(E=0)时，它正好是输入变量最小项的非。因此变量译码器也称为最小项发生器。从表可以看出，当E=0时，2—4译码器的输出函数分别为：如果用表示i端的输出，mi表示输入地址变量A1、A0的一个最小项，则输出函数可写成

由上可知：82—4译码器符号可画出逻辑图

3）.应用举例(1)功能扩展(利用使能端实现)图3-9用两片74LS138译码器构成4线—16线译码器A3=0时，片Ⅰ工作，片Ⅱ禁止A3=1时，片Ⅰ禁止，片Ⅱ工作扩展位控制使能端

用2片2—4译码器74LS139设计一3—8译码器1A0A1EY1Y0Y3Y2Y