体系结构一异常向量表及.pptxVIP

第七章;上节问题;Thumb指令与ARM指令的时间效率和空间效率关系为：

Thumb代码所需的存储空间约为ARM代码的60％～70％

Thumb代码使用的指令数比ARM代码多约30％～40％

若使用32位的存储器，ARM代码比Thumb代码快约40％

若使用16位的存储器，Thumb代码比ARM代码快约40％～50％

与ARM代码相比较，使用Thumb代码，存储器的功耗会降低约30％

;本节内容;程序状态寄存器;;条件码标志;。;正数的补码和原码一致

负数的补码为原数的绝对值各位取反再加1

例子

1的原码表示00000001

1的补码表示00000001

-1的原码表示10000001

-1的补码表示11111111

0的原码表示00000000

0的补码表示00000000

;例子

AREAtest,CODE,READONLY

ENTRY

CODE32

MOVR0,#0xFFFFFFFe;可以解释为正数，也可以解释为负数

MOVR1,#0x00000001

ADDSR2,R0,R1

ADDSR0,R0,R1

MOVR5,#0

END

;例子

AREAtest,CODE,READONLY

ENTRY

CODE32

MOVR0,#0xFFFFFFFe

MOVR1,#0x00000001

MOVR5,#0

END

;

控制位

;

;并不是所有的运行模式位的组合都是有效地，其他的组合结果会导致处理器进入一个不可恢复的状态。

保留位

CPSR中的其余位为保留位，当改变CPSR中的条件码标志位或者控制位时，保留位不要被改变，在程序中也不要使用保留位来存储数据。保留位将用于ARM版本的扩展。;异常;ARM体系结构的异常及具体含义;对异常的响应;2、将CPSR复制到相应的SPSR中。

3、根据异常类型，强制设置CPSR的运行模式位。

4、强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。

还可以设置中断禁止位，以禁止中断发生。

如果异常发生时，处理器处于Thumb状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。

;从异常返回;各类异常的具体描述

;可由外部通过对处理器上的nFIQ引脚输入低电平产生FIQ。不管是在ARM状态还是在Thumb状态下进入FIQ模式，FIQ处理程序均会执行以下指令从FIQ模式返回：

SUBSPC,R14_fiq,#4

该指令将寄存器R14_fiq的值减去4后，复制到程序计数器PC中，从而实现从异常处理程序中的返回，同时将SPSR_mode寄存器的内容复制到当前程序状态寄存器CPSR中。;IRQ（InterruptRequest）

IRQ异常属于正常的中断请求，可通过对处理器的nIRQ引脚输入低电平产生，IRQ的优先级低于FIQ，当程序执行进入FIQ异常时，IRQ可能被屏蔽。

若将CPSR的I位置为1，则会禁止IRQ中断，若将CPSR的I位清零，处理器会在指令执行完之前检查IRQ的输入。注意只有在特权模式下才能改变I位的状态。;不管是在ARM状态还是在Thumb状态下进入IRQ模式，IRQ处理程序均会执行以下指令从IRQ模式返回：

SUBSPC,R14_irq,#4

该指令将寄存器R14_irq的值减去4后，复制到程序计数器PC中，从而实现从异常处理程序中的返回，同时将SPSR_mode寄存器的内容复制到当前程序状态寄存器CPSR中。

;ABORT（中止）

产生中止异常意味着对存储器的访问失败。ARM微处理器在存储器访问周期内检查是否发生中止异常。

中止异常包括两种类型：

─ 指令预取中止：发生在指令预取时。

─ 数据中止：发生在数据访问时。

当指令预取访问存储器失败时，存储器系统向ARM处理器发出存储器中止（Abort）信号，预取的指令被记为无效，但只有当处理器试图执行无效指令时，指令预取中止异常才会发生，如果指令未被执行，例如在指令流水线中发生了跳转，则预取指令中止不会发生。;若数据中止发生，系统的响应与指令的类型有关。

当确定了中止的原因后，Abort处理程序均会执行以下指令从中止模式返回，无论是在ARM状态还是Thumb状态：

SUBSPC,R14_abt,