组成原理习题答案唐朔飞.pptxVIP

第4章存储器一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？解：采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为：256×0.1μs=25.6μs采用分散刷新方式刷新间隔为：256×（0.1μs+0.1μs）=51.2μs采用异步刷新方式刷新间隔为:2ms

作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：最小4K地址为系统程序区，4096~16383地址范围为用户程序区。指出选用的存储芯片类型及数量。详细画出片选逻辑。设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，

解：（1）地址空间分配图：系统程序区（ROM共4KB）：0000H-0FFFH用户程序区（RAM共12KB）：1000H-3FFFH?（2）选片：ROM：选择4K×4位芯片2片，位并联?????RAM：选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围为:3000H-3FFFH)?（3）各芯片二进制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111

CPU和存储器连接逻辑图及片选逻辑如下图所示：第一章节

20.欲传送的二进制代码为1001101，用奇校验来确定其对应的汉明码，若在第6位出错，说明纠错过程。解：欲传送的二进制代码为1001101，有效信息位数为n=7位，则汉明校验的校验位为k位，则：2k=n+k+1，k=4，进行奇校验设校验位为C1C2C3C4，汉明码为C1C2B7C3B6B5B4C4B3B2B1，C1=1⊕B7⊕B6⊕B4⊕B3⊕B1=1⊕1⊕0⊕1⊕1⊕1=1C2=1⊕B7⊕B5⊕B4⊕B2⊕B1=1⊕1⊕0⊕1⊕0⊕1=0C3=1⊕B6⊕B5⊕B4=1⊕0⊕0⊕1=0C4=1⊕B3⊕B2⊕B1=1⊕1⊕0⊕1=1故传送的汉明码为，若第6位(B5)出错，即接收的码字为，则

添加标题P1=1⊕C1’⊕B7’⊕B6’⊕B4’⊕B3’⊕B1’=1⊕1⊕1⊕0⊕1⊕1⊕1=0添加标题P2=1⊕C2’⊕B7’⊕B5’⊕B4’⊕B2’⊕B1’=1⊕0⊕1⊕1⊕1⊕0⊕1=1添加标题P3=1⊕C3’⊕B6’⊕B5’⊕B4’=1⊕0⊕0⊕1⊕1=1添加标题P4=1⊕C4’⊕B3’⊕B2’⊕B1’=1⊕1⊕1⊕0⊕1=0添加标题P4P3P2P1=0110说明第6位出错，对第6位取反即完成纠错。

28.设主存容量为256K字，Cache容量为2K字，块长为4。（1）设计Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。（4）在全相联映射方式下，设计主存地址格式。（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。解：（1）Cache容量为2K字，块长为4，Cache共有2K/4=211/22=29=512块，Cache字地址9位，字块内地址为2位，因此，Cache地址格式设计如下：Cache字块地址（9位）字块内地址（2位）

（2）主存容量为256K字=218字，主存地址共18位，共分256K/4=216块，主存字块标记为18-9-2=7位。直接映射方式下主存地址格式如下：主存字块标记（7位）Cache字块地址（9位）字块内地址（2位）主存字块标记（9位）组地址（7位）字块内地址（2位）（3）根据四路组相联的条件，一组内共有4块，得Cache共分为512/4=128=27组，主存字块标记为18-7-2=9位，主存地址格式设计如下：（4）在全相联映射方式下，主存字块标记为18-2=16位，其地址格式如下：主存字块标记（16位）字块内地址（2位）

（5）若存储字长为32位，存储器按字节寻址，则主存容量为256K*32/4=221