触发器时序逻辑电路设计电子教案.docVIP

《电子线路分析与制作》学习领域教案

NO：20

班级

15光伏工程技术

周次

1

时间

节次

复习提问

学习情境

项目6：互补模式时序控制设计

课程内容

任务2：触发器模式控制电路设计

课时

12

学习目标

1.掌握边沿触发器、D触发器工作特性

2.掌握时序逻辑分析方法

3.掌握同步时序逻辑电路设计方法

主要内容（*重点、难点）

教学设计与组织

教学重点：

1.边沿触发器、D触发器工作特性

2.时序逻辑分析方法

3.同步时序逻辑电路设计方法

教学难点：

1.时序逻辑分析方法；

2.同步时序逻辑电路设计方法

【教学设计】【做学做】

1.展示、演示（multisim）、调试测量对象

2.分别对如下问题进行分析

子任务1：边沿触发器逻辑电路分析

子任务2：时序逻辑电路分析

子任务3：同步二进制计数器设计

3.对每个子任务进行提示测试

【教学组织】

班级授课

教学地点

教学仪器设备

教学一体化教室

软件：multisim12；

教学时间

教学内容

教学方法

10

一、展示、演示（multisim）、调试测量对象【做】

1.仿真电路如下：

测试如下电路，按键S1，观察3个LED及数码管的变化情况，并分析其功能。

图8.22测试电路(multisim)

在此，首先学习边沿触发的构成与工作原理。

项目导入：

项目教学法

80

二、子任务1：边沿触发器逻辑电路分析

【信息单】

集成触发器可以用门电路组成，但工作可靠性不高。现代半导体工艺已经把一个或许多个触发器集成在一块芯片上，构成集成触发器。集成触发器使用方便，也使用时钟控制，具有很高的可靠性。因此，得到了广泛的应用。

按照时钟脉冲的触发方式分，有电平触发器、主从触发器和边沿触发器等类型。

一、电平触发器

上述RS、D、JK时钟触发器都是电平触发方式，即在CP为高电平（低电平）期间，输出端的状态与输入信号有关。如果是低电平触发，则在逻辑符号的CP端加一小圆圈表示。电平触发的触发器在整个有效电平期间如果输入信号发生了变化，输出状态也可能发生变化，有可能出现在一个CP作用下发生多次翻转的现象(称为空翻)，电平D触发器，其CP及D的波形如图8.23所示，输出端Q的波形可分析画出。

CP

CP

D

Q

图8.23D触发器的空翻波形图

在图中第一个CP=1期间，由于D信号变化3次导致输出信号变化4次，在第二个CP=1期间，由于D信号变化2次导致输出信号变化2次。电平触发方式的时钟触发器都可能存在这种空翻现象。为克服这种现象，应改变触发方式。

二、主从触发器

主从触发器由两级触发器构成，其中一级直接接受信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。两个触发器时钟信号互补克服空翻现象。

1．主从RS触发器

（1）电路结构

主从RS触发器的逻辑图如图8.24a所示，由图可以看出G1-G4组成主触发器，G5-G8组成从触发器。G9的作用是将CP反相，形成互补的时钟信号CP′，送给从触发器，从而使两个触发器工作在不同的时区内。

（2）工作原理

主从触发器的触发翻转分为两个节拍：

当CP=1时，CP′=0，从触发器被封锁，保持原状态不变。这时G7、G8打开，主触发器工作，接受R、S的输入信号。如果R=0、S=1，由时钟RS触发器的逻辑功能可知，主触发器Q′=1、=0。

当CP从1跃变为0时，即CP=0、CP′=1，主触发器被封锁，输入信号R、S不影响主触发器的状态。但由于CP′=1，G3、G4打开，从触发器接收主触发器输出端的状态Q′=1、=0，则从触发器翻转到Q=1、=0。

主从RS触发器的翻转是在CP从1变为0时发生的，CP变为0后，主触发器被封锁，状态不受R、S输入信号影响，因此不会有空翻现象。

主从RS触发器的逻辑功能和前面的时钟RS触发器相同，不同的是时钟RS触发器在CP=1期间都可能触发翻转，主从RS触发器只在CP下降沿触发翻转。在逻辑符号中输入CP端的“○”表示下降沿触发。

S

S

R

Q

Q

CP

Q

＆

＆

G1

G2

Q

＆

G3

＆

G4

Q′

Q′

＆

＆

G5

G6

＆

G7

＆

G8

S

R

CP

1

G9

CP′

（a）电路结构（b）逻辑符号

图8.24主从RS触发器

2．主从JK触发器

（1）电路结构

主从JK触发器电路是在主从RS触发器基础上引两条反馈线：Q反馈到R端，反馈到S端，外加信号从J、K输入。如图8.25a所示。

（2）工作原理

当CP=1时，CP′=0，从触发器被封锁，保持原状态不变。主触发器的状态由输入端J、K的信号和从触发器状态来决定。

当CP从1跃变为0时，即CP=0，主触发器被封锁，但由于CP′=1，从触发器接收主触发器输出端的状态。主从JK触发器的状态变化是在CP从1变为0时发生的。

主从JK